Post on 24-Jun-2020
Dispositivos Lógicos Programáveis (PLD)Dispositivos Lógicos Programáveis (PLD)
� Os dispositivos lógicos programáveis (PLD –Programmable Logic Device) são circuitos integrados programáveis pelo usuário, que possui um grande número de portas lógicas possui um grande número de portas lógicas (AND, OR, NOT), flip-flops e registradores que estão ligados em um mesmo CI.
Arranjos Lógicos ProgramáveisArranjos Lógicos Programáveis
� Um arranjo lógico programável consiste de um circuito que possui uma estrutura interna baseada em um conjunto de portas AND-ORbaseada em um conjunto de portas AND-OR(o conjunto de portas AND e OR são chamados de arranjos).
• As entradas desse circuito são ligadas às entradas das portas AND e as saídas das portas AND são ligadas às entradas das portas OR e suas saídas representam as
Arranjos Lógicos Programáveis
portas OR e suas saídas representam as saídas do circuito
Memória Memória PROM (Programmable ROM)PROM (Programmable ROM)
� A memória ROM programável (PROM) é uma memória apenas de leitura que pode ser gravada uma vez pelo usuário através da queima dos fusíveis internos. Na memória PROM o arranjo AND é pré-definido em fábrica (arranjo arranjo AND é pré-definido em fábrica (arranjo fixo) e somente o arranjo OR é programável.
Memória Memória PROM (Programmable ROM)PROM (Programmable ROM)
Na memória PROM o arranjo AND é pré-definido em fábrica definido em fábrica (arranjo fixo) e somente o arranjo ORé programável.
Memória Memória PROM (Programmable ROM)PROM (Programmable ROM)
Funções programadas
Programação da saída O2
PAL PAL -- Programmable Array LogicProgrammable Array Logic
� O PAL tem as a portas AND programáveis, ou seja, enquanto as portas OR são pré-conectadas em fábrica, então todas as portas
Arranjos OR fixos
X – ligações fixas- ligações programáveis
em fábrica, então todas as portas AND podem ser programadas.
Arranjos AND programáveis
PLA PLA -- Programmable Logic ArraysProgrammable Logic Arrays
� Um PLA possui tanto a matriz de portas AND quanto a matriz de portas OR programáveis combinando as características de uma PROM e de um PAL
Arranjos OR programáveis
X – ligações programáveis- ligações programáveis
uma PROM e de um PAL
Arranjos AND programáveis
Arranjos de Portas ProgramáveisArranjos de Portas Programáveis
� Os arranjos de portas programáveis são estruturas mais genéricas e versáteis que as baseadas na estrutura tradicional AND-OR dos arranjos lógicos programáveis.
Arranjos de Portas ProgramáveisArranjos de Portas Programáveis
� A principal vantagem deste tipo de circuito é a possibilidade de reprogramação do comportamento de um circuito quantas vezes for necessária, um circuito quantas vezes for necessária, ao contrário dos arranjos lógicos programáveis que só podem ser programados uma vez, ou seja, definida sua função lógica ela não poderá ser mudada.
CPLD CPLD -- Complex PLDComplex PLD
� Os CPLDs podem ser vistos como dispositivos que utilizam em sua estrutura vários PLD´s (PLA ou PAL). Cada PLA ou PAL formam células que são interligadas PAL formam células que são interligadas através de conexões programáveis,
CPLD CPLD -- Complex PLDComplex PLD
Os CPLDs podem ser vistos como dispositivos que utilizam em sua estrutura vários PLD´s (PLA ou PAL). Cada PLA ou PAL formam células que são interligadas através de conexões programáveis
FPGAFPGA-- Field Programmable Gate ArrayField Programmable Gate Array
� É um dispositivo lógico programável que possui uma arquitetura baseada em blocos lógicos configuráveis, chamados de CLB (Configuration Logical Blocks) que são formados por portas lógicas e flip-flops que implementam funções lógicas e flip-flops que implementam funções lógicas. O FPGA também é formado por estruturas chamadas de blocos de entrada e saída (IOB – In/Out Blocks), os quais são responsáveis pelo interfaceamento entre as saídas provenientes das combinações de CLBs
FPGAFPGA-- Field Programmable Gate ArrayField Programmable Gate Array
É um dispositivo lógico programável que possui uma arquitetura baseada em blocos lógicos configuráveis, chamados de CLB (Configuration
Blocos Lógicos Configuráveis
Blocos de Entrada e Saída
Linhas de Roteamento
Matriz de Roteamento
Blocos Lógicos Configuráveis
Blocos de Entrada e Saída
Linhas de Roteamento
Matriz de Roteamento
Blocos Lógicos Configuráveis
Blocos de Entrada e Saída
Linhas de Roteamento
Matriz de Roteamento
chamados de CLB (Configuration Logical Blocks) que são formados por portas lógicas e flip-flops que implementam funções lógicas.
FPGA- Field Programmable Gate Array
O FPGA também é formado por estruturas chamadas de blocos de entrada e saída (IOB – In/Out Blocks), os quais são responsáveis
Blocos Lógicos Configuráveis
Blocos de Entrada e Saída
Linhas de Roteamento
Matriz de Roteamento
Blocos Lógicos Configuráveis
Blocos de Entrada e Saída
Linhas de Roteamento
Matriz de Roteamento
Blocos Lógicos Configuráveis
Blocos de Entrada e Saída
Linhas de Roteamento
Matriz de Roteamento
Blocks), os quais são responsáveis pelo interfaceamento entre as saídas provenientes das combinações de CLBs
FPGAFPGA-- Field Programmable Gate ArrayField Programmable Gate Array
A típica estrutura interna de um bloco lógico configurável de um FPGA, consiste em flip-flops, um determinado número de multiplexadores e uma estrutura multiplexadores e uma estrutura de função combinatória para implementar as funções lógicas.
Memória SRAM Memória SRAM –– Diagrama internoDiagrama interno
decodificação de endereço
célula de armazenamentobarramento de entrada
lógica de controle
barramento de saída – tri-state
mux
Memória DRAM Memória DRAM –– RAM dinâmicaRAM dinâmica
� É um tipo de memória volátil onde cada bit de dados é armazenado em um minúsculo capacitor, que conserva sua carga por apenas alguns milésimos de carga por apenas alguns milésimos de segundo, precisando ser continuamente recarregado.
Memória DRAM Memória DRAM –– RAM dinâmicaRAM dinâmica
•Fabricada com tecnologia MOS
•Alta capacidade (armazena informações em pequenos capacitores)pequenos capacitores)
•Baixo consumo
Memória DRAM Memória DRAM –– Diagrama internoDiagrama interno
saída de
entrada de dados sw1
sw2 sw3 sw4
saída de dados
dados
amplificador sensor vref
sw1
C
Representação de uma célula de memória dinâmica
Memória DRAM Memória DRAM –– escrita na célulaescrita na célula
saída de dados
entrada de dados
amplificador sensor vref
sw1
sw2 sw3 sw4
C
1 – Lógica de leitura/escrita fecham as chaves sw1 e sw2, deixando sw3 e sw4 abertas
2- O dado de entrada é levado ao capacitor C
(“1” carrega o capacitor, “0” descarrega o capacitor)
Memória DRAM Memória DRAM –– Diagrama internoDiagrama interno
saída de dados
entrada de dados
amplificador sensor vref
sw1
sw2 sw3 sw4
C
3 – A seguir as chaves são abertas de modo que o capacitor fique desconectado do restante do circuito
4- Idealmente o capacitor reteria sua carga indefinidamente, mas há sempre uma fuga pelas chaves desligadas, de forma que o capacitor perde sua carga gradualmente
Memória DRAM Memória DRAM –– leitura da célulaleitura da célula
saída de dados
entrada de dados
amplificador sensor
vref
sw1
sw2 sw3 sw4
C
vcc
gnd
vc
amplificador sensor
1 – Na leitura as chaves sw2 e sw3 e sw4 são fechadas e sw1 é mantida aberta
2 – Isso conecta a tensão armazenada no capacitor ao amplificador sensor que compara essa tensão com um valor de referência (Vref) para produzir uma tensão bem definida na saída de dados que define o nível “0” ou “1” (Vc > Vref � saída de dados = “1” (vcc) ; Vc < Vref � saída de dados = “0” (gnd))3 – O amplificador também restaura a tensão no capacitor, ou seja, o bit de dado na célula de memória é restaurado cada vez que é lido (refresh)
Arranjo das células em uma Arranjo das células em uma DRAM (16 x 1)DRAM (16 x 1)
decodificador de colunade
codi
ficad
or d
e lin
ha
célula de memória
A1A0
entrada de endereço da colunaen
trad
a de
end
ereç
o da
linh
a
deco
dific
ador
de
linha
4 linhas
4 colunas
A2
A3
entr
ada
de e
nder
eço
da li
nha
Diagrama interno de uma Diagrama interno de uma DRAM (16 x 1)DRAM (16 x 1)entrada de endereço da coluna
decodificador de coluna temporização e controle
deco
dific
ador
de
linha
te
mpo
rizaç
ao e
con
trol
ecélula de memória
A1A0en
trad
a de
end
ereç
o da
linh
aCAS (columm address strobe)
RAS(row address strobe)
deco
dific
ador
de
linha
te
mpo
rizaç
ao e
con
trol
e
4 linhas
4 colunas
A2
A3
entr
ada
de e
nder
eço
da li
nha
Ciclo de escrita em uma RAM DinâmicaCiclo de escrita em uma RAM Dinâmica
RAS
CAS
endereço LINHA COLUNA
A B C D
R/W
DADOS VÁLIDOS
Entrada de dados
A – sinal RAS é aplicado indicando que no barramento existe endereço da linha
B – sinal CAS é aplicado indicando que no barramento existe endereço da coluna
C,D – pulso de R/W escreve o dado válido na célula de memória endereçada
Ciclo de leitura em uma RAM DinâmicaCiclo de leitura em uma RAM Dinâmica
RAS
CAS
endereço LINHA COLUNA
A B C D
R/W
DADOS VÁLIDOS
saída de dados
A – sinal RAS é aplicado indicando que no barramento existe endereço da linha
B – sinal CAS é aplicado indicando que no barramento existe endereço da coluna
C,D – sinal R/W em nível “1” indica leitura e o dado válido da célula de memória endereçada aparece na saída de dados
Módulos de MemóriaMódulos de Memória
� Módulo SIMM (Single–in–line-module ) – é um cartão de circuito impresso com 30 ou 72 pontos de contatos nas duas faces do cartão. Usa chips DRAM de +5 V que variam de capacidade de 1 a 16 Mbits em encapsulamento para montagem em superfície
� Módulo DIMM (Dual-in-line-module) – tem 168 pinos, 84 em cada face do cartão, são usados em PCs com barramento de dados de 64 bits em cartão, são usados em PCs com barramento de dados de 64 bits em versões de +3,3V e +5V
� SODIMM (Small-outline dual-in-line module) – usado em aplicações compactas como computadores laptop
Exemplos de DRAM comerciaisExemplos de DRAM comerciais
SIMM – 30 pinos
SIMM – 72 pinos
DIMM – 168 pinos
Flash
EEPROM
Relações entre memórias semicondutoras não voláteis
com
plex
idad
e e
cust
o do
dis
posi
tivo
pode ser apagada e reprogramada eletricamente no circuito por setor ou em bloco
pode ser apagada e reprogramada eletricamente no circuito byte a byte
ROM ou PROM
EPROM
com
plex
idad
e e
cust
o do
dis
posi
tivo
não pode ser apagada
pode ser apagada e reprogramada com luz UV fora do circuito (tem que ser retirada da placa)
em bloco
Aplicações de memória não voláteis
• Memória bootstrap – Armazena programas denominados programas bootstrap cuja função é carregar o sistema operacional da memória de massa (disco) para a memória principal
•Tabelas de dados – Armazenar tabelas de dados que não são alteradas, por exemplos tabelas trigonométricas(seno, coseno, tangente, etc)
• Conversor de dados – Converte os dados expressos em um tipo de código em outro tipo de código (BCB, ASCII, EBCDIC, etc)
• Gerador de funções – Funções booleanas diversas