Fernando Alegría Medina 10011

Fundamentos de electrónica

ETSII UPM

Convertidor BCD a 7 segmentos

1

ANEXO I: Decodificador + puertas OR

En este caso utilizamos un decodificador que nos dice el número decimal que hemos

introducido en binario con 4 bits. Este tiene el “enable” conectado a Vcc lo cual hace que

trabaje indefinidamente. Cada posible salida se lleva a las puertas OR correspondientes a los

segmentos que queremos encender. Todas las puertas OR que utilizamos son de 12 entradas

conectando las entradas sin uso a GND de manera que no afecten al correcto funcionamiento

del convertidor.

El diseño es el siguiente:

Fig. 1. Diseño en ISE mediante decodificador y puertas OR.

2

Fig. 2. Decodificador con las entradas y salidas señalizadas para nuestro diseño.

Fig. 3. Puertas OR para los segmentos a y b.

3

Fig. 4. Puertas OR para los segmentos c y d.

Fig. 5. Puertas OR para los segmentos e y f.

4

Fig. 6. Puerta OR para el segmento g.

Fig. 7. Entrada y salida del convertidor y conexión a GND.

5

La simulación del convertidor dio como resultado el siguiente cronograma:

Fig. 8. Fragmento de cronograma de 0 a 100 ns para el funcionamiento mediante decodificador y puertas OR.

Fig. 9. Fragmento de cronograma de 100 a 200 ns para el funcionamiento mediante decodificador y puertas OR.

6

ANEXO II: Puertas lógicas

En este caso el fin es el mismo, el convertidor de BCD a 7 segmentos, pero esta vez lo

diseñaremos únicamente con puertas lógicas. Lo que tenemos al final son varias puertas OR

para cada segmento como en el caso anterior. La diferencia está en que las entradas de estas,

esta vez, están conectadas a puertas AND, OR y NOT. La entrada y salida del convertidor

seguirá siendo la misma y, por tanto, a efectos prácticos tenemos el mismo diseño como

comprobaremos en la simulación.

El diseño es el siguiente:

Fig. 10. Diseño en ISE mediante puertas lógicas

7

Fig. 11. Puertas lógicas para el segmento a.

Fig. 12. Puertas lógicas para el segmento b.

8

Fig. 13. Puertas lógicas para el segmento c.

Fig. 14. Puertas lógicas para el segmento d.

9

Fig. 15. Puertas lógicas para el segmento e.

Fig. 16. Puertas lógicas para el segmento f.

10

Fig. 17. Puertas lógicas para el segmento g.

La simulación del convertidor dio como resultado el siguiente cronograma:

Fig. 18. Fragmento de cronograma de 0 a 100 ns para el funcionamiento mediante puertas lógicas.

11

Fig. 19. Fragmento de cronograma de 100 a 200 ns para el funcionamiento mediante puertas lógicas.

Podemos comprobar en ambas simulaciones que la señal “estabien” es 1 de 0 a 200 ns, es

decir, cuando la entrada es un número del 0 al 9. Por tanto, el convertidor BCD a 7 segmentos

funcionará.