ANÁLISIS DE SISTEMAS SECUENCIALES 4.3 Manrique © 2005 PRINCIPIOS ELÉCTRICOS Y APLICACIONES...

ANÁLISIS

DE

SISTE

MAS

SECUENCIALE

S

4.3

Manrique ©

2005

PRINCIPIOS ELÉCTRICOS Y APLICACIONES DIGITALES 1

INTRODUCCIÓN

Hasta hoy todo era combinatorio (Sistemas Digitales I) Las salidas dependían únicamente de las entradas en ese momento.

En este curso abordaremos los Sistemas Secuenciales o también llamados Maquinas de Estados Finitos.

La salida no solo depende de la entradas presentes, también dependerá de la historia pasada, de lo que sucedió antes.

Manrique ©

2005

SISTEMAS DIGITALES II 2

EJEMPLOS CLÁSICOS

Manrique ©

2005


TIPOS DE CIRCUITOS SECUENCIALES

Existen dos tipos de circuitos secuenciales Sincrónicos: Son sistemas cuyo comportamiento puede definirse a

partir del conocimiento de sus señales en instantes discretos de tiempo.

Asincrónicos: Depende del orden que cambien las señales de entrada y pueda ser afectadas en un instante dado de tiempo.

Manrique ©

2005


SISTEMAS SINCRÓNICOS (SÍNCRONOS O CON CLOCK)

Son sistemas que actúan bajo un control de tiempo, este control se denomina reloj (clock).

Clock: es una señal que se alterna entre los valores lógicos 0 y 1 en un periodo regular.

Manrique ©

2005


Fig. 1: Señales de Clock

T

EL CLOCK

El Periodo (T): es el tamaño en tiempo de un ciclo.

La Frecuencia (f): es el inverso del periodo, 1/T y está dada en Hertz (Hz).

Ejemplo: Una señal con frecuencia de 200 MHz, corresponde a una señal que

tenga un periodo de 5 ns.

En la mayoría de los sistemas sincrónicos, los cambios ocurren en las transiciones donde la señal cambia de 0 a 1 ó de 1 a 0.

Manrique ©

2005


DIAGRAMA CONCEPTUAL DE UN SISTEMA SECUENCIAL

Manrique ©

2005


Lógica Combinatoria

Memoria...

x1

xn

Clock

.

.

. ...

Z1

Zk

.

.

.

q1

qm

COMENTARIOS SOBRE EL DIAGRAMA

Tiene n entradas, (x’s)El clock se comporta como una entrada más.Tiene k salidas (z’s)Tiene m dispositivos de almacenamiento binario (q’s)Cada dispositivo podrá tener una o dos señales de

entradaMuchos sistemas tiene solo una entrada y una salida,

pero veremos ejemplos con varias entradas e incluso algunos sistemas que no tienen entradas a no ser el clock.

Memoria: Flip-Flop’s.

Manrique ©

2005


TABLAS Y DIAGRAMAS DE ESTADOS (1)

Ejemplo de un sistema secuencial: EJE6: Un sistema con una entrada x y una salida z, de tal forma que z

= 1, si x ha sido 1 por tres pulsos de clock consecutivos. Para este ejemplo, el sistema debe almacenar en memoria la

información de los últimos tres estados de la entrada y producir una salida basada en esa información.

Estado: Lo que se almacena en la memoria es el estado del sistema.

Manrique ©

2005



En este ejemplo, la salida depende únicamente del estado del sistema y que se haya seguido el patrón definido en la entrada del sistema.

E este tipo de Máquinas de Estado que sólo dependen del estado actual del sistema son llamadas de Modelos Moore ó Máquinas Moore, debido a Edward F. Moore*.

* Edward F. Moore, un pionero de las Máquinas de estados, quien escribió Gedanken-experiments on Sequential Machines, pp 129 – 153, Automata Studies, Annals of Mathematical Studies, no. 34, Princeton University Press, Princeton, N. J., 1956.

Manrique ©

2005



No abordaremos todavía el diseño de un sistema secuencial, pero daremos las herramientas necesarias para describirlo.

Tabla de Estados: es una tabla que describe las transiciones de una máquina de estados finitos, en otras palabras, muestra las relaciones funcionales entre las entradas, salidas y estados de la memoria. Para cada combinación y cada estado, indica cual será la salida y cual será el próximo estado después del siguiente pulso de clock.

Manrique ©

2005



Diagrama de Estados: Es una representación gráfica del comportamiento del sistema, mostrando cada combinación de entrada y cada estado, de la misma forma muestra el resultado de la salida y el valor del estado siguiente después de un pulso de clock.

A continuación veremos la tabla y el diagrama de estados para el EJE6.

Manrique ©

2005



Estado Estado Siguiente

Presente x = 0 x = 1 Salida

A A B 0

B A C 0

C A D 0

D A D 1

Manrique © 2005 SISTEMAS DIGITALES II 13

Tabla y diagrama de estados para el EJE6

En el futuro nos referiremos al Estado Presente por el símbolo q y el Estado Siguiente por el símbolo q*.

TIMING TRACE (RASTREO EN EL TIEMPO)

Un timing trace, es un conjunto de valores para las entradas y salidas arreglados en una forma consecutiva con relación a los pulsos de clock. Es usado normalmente para explicar o clarificar el comportamiento de un sistema.

x 0 1 1 0 1 1 1 0 0 1 0 1 1 1 1 1 0 0

q ? A B C A B C D A A B A B C D D D A A ?

z ? 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0


Timing trace para el EJE6

ELEMENTO

S DE M

EMORIA

LATC

HES Y F

LIP F

LOPS

Manrique ©

2005


LATCH

Un Latch es un dispositivo binario de almacenamiento, construido con dos o más compuertas con realimentación.

Manrique ©

2005


Un Latch con compuertas NOR

P

Q

P = (S + Q)’

Q = (R + P)’

Ecuaciones del sistema

S = SetR = Reset

UN LATCH CON GATILLO (GATED)

Manrique ©

2005


En este latch, cuando la señal del gate es inactiva, tanto SG y RG serán 0 y el latch permanece sin cambios. Únicamente cuando la señal del gate es 1 el latch podrá recibir el valor 0 ó 1 así como el latch anterior.

EL FLIP FLOP

El Flip Flop es un dispositivo de almacenamiento binario con colck.

Bajo operaciones normales este dispositivo almacenará un 1 ó un 0 y sólo cambiarán estos valores en el momento que ocurra una transición del clock.

Las transiciones que pueden producir cambios en el sistema pueden ser cuando el clock va de 0 a 1, disparo por rampa de subida (leadign-edge triggered), o cuando el clock va de 1 a 0, disparo por rampa de bajada (trailing-edge triggered).

Manrique ©

2005


RAMPAS DE SUBIDA Y DE BAJADA

Manrique ©

2005


Rampa de bajada

Rampa de subida

Clock

0

1

FLIP FLOP TIPO D (1)

Existen varios tipos de Flip Flops, nos concentraremos en dos tipos, el D y el JK, el Flip Flop tipo D es el más usado y es encontrado comúnmente en dispositivos lógicos programables.

Otros, SR y T.

Manrique ©

2005


FLIP FLOP TIPO D (2)

Es el más sencillo en su operación.El nombre proviene de Delay (retardo), ya que su

salida es un reflejo de lo que hay en la entrada con un retardo de un ciclo de clock.


D

q

q’

Clock

D

q

q’

Clock

D con rampa de bajada D con rampa de subida

FLIP FLOP D, TABLA DE COMPORTAMIENTO Y DIAGRAMA DE ESTADOS

Manrique ©

2005


D q q*

0 0 0

0 1 0

1 0 1

1 1 1

D q*

0 0

1 1

q* = D

Ecuación

COMPORTAMIENTO DE UN FLIP FLOP TIPO D CON RAMPA DE BAJADA

Diagrama de tiempo

Manrique ©

2005


VARIACIÓN DE LA ENTRADA

Manrique ©

2005


La salida no se verá afectada, ya que el valor de la entrada D solo es relevante en el instante de la rampa de bajada

COMPORTAMIENTO DE UN FLIP FLOP TIPO D CON RAMPA DE SUBIDA

Diagrama de tiempo

Manrique ©

2005


FLIP FLOPS CON “CLEAR” Y “PRESET”

Cualquier tipo de Flip Flop podrá contar con estas entradas asincrónicas, en el caso de Flip Flops tipo D tenemos:

Manrique ©

2005


D q

q’Clock

PRE

CLR

PRE’ CLR’ D q q*

0 1 X X 1 Constante

inmediata1 0 X X 0

0 0 X X - Invalido

1 1 0 0 0

1 1 0 1 0 Normal

1 1 1 0 1

1 1 1 1 1

DIAGRAMA DE TIEMPO PARA UN FLIP FLOP CON CLEAR Y PRESET

Manrique ©

2005


FLIP FLOP SR (SET-RESET)

Tiene dos entradas con el mismo significado que el Latch SR Tablas de comportamiento

Manrique ©

2005


S R q q*

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 -

1 1 1 -

S R q*

0 0 q

0 1 0

1 0 1

1 1 -

No permitido

No permitido

FLIP FLOP SR – DIAGRAMA DE ESTADOS Y ECUACIÓN

Manrique ©

2005


x 1

1 x 1

00 01 11 10q\SR

0

1q* = S + R’q

DIAGRAMA DE TIEMPO PARA UN FLIP FLOP SR

Manrique ©

2005


FLIP FLOP TIPO T (TOGGLE)

Tiene una entrada T, de tal forma que si T = 1, el Flip Flop cambia el valor del estado actual y si T = 0, el estado permanece sin cambios.

Tablas de Comportamiento

Manrique ©

2005


T q q*

0 0 0

0 1 1

1 0 1

1 1 0

T q*

0 q

1 q’

DIAGRAMA DE ESTADOS PARA LE FLIP FLOP T

Manrique ©

2005


0 1

1

1

00T

Ecuación para el comportamiento del Flip Flop

q* = T q +

FLIP FLOP TIPO JK

Es una combinación del SR y del T, siendo así, su comportamiento es como el SR, con excepción cuando sus entradas J = K = 1 provoca que el Flip Flop cambie de estado, como si fuera un Flip Flop T.

Tablas de comportamiento:

Manrique ©

2005


J K q q*

0 0 0 0

0 0 1 1

0 1 0 0

0 1 1 0

1 0 0 1

1 0 1 1

1 1 0 1

1 1 1 0

J K q*

0 0 q

0 1 0

1 0 1

1 1 q’

DIAGRAMA DE ESTADOS PARA LE FLIP FLOP JK

Manrique ©

2005


0 1

1 011

1 011

0 00 1

0 01 0J K

1 1

1 1

00 01 11 10q\JK

0

1q* = Jq’ + K’q

CIRCUITO SECUENCIAL – MODELO TIPO MOORE CON FLIP FLOPS TIPO D

Manrique ©

2005


•Del circuito encontramos:

2

12

1211

qz

xqD

qxqqD

1 2

TABLA Y DIAGRAMA DE ESTADOS DEL CIRCUITO

Manrique ©

2005


q1* q2*

q1 q2 x = 0 x = 1 z

0 0 0 0 1 0 1

0 1 0 0 1 0 0

1 0 1 0 1 1 1

1 1 0 0 0 1 0

100

001

1

10

0

11

00

1

0

1 1

0

1

CIRCUITO SECUENCIAL – MODELO TIPO MOORE CON FLIP FLOPS TIPO JK

Manrique ©

2005


Este es un circuito de modelo tipo Moore, ya que la salida z, que es igual a A + B, es una función del estado, o sea, el contenido de los flip flops, y no de la entrada x.

BAz

AxKJ

BxKxJ

BB

AA

TABLA DE ESTADOS PARA EL EJEMPLO ANTERIOR

Manrique ©

2005


A* B*

A B x = 0 x = 1 z

0 0 0 1 1 1 0

0 1 0 0 1 0 1

1 0 1 0 0 1 1

1 1 1 1 1 0 1

Para completar la tabla hay que tener en cuenta las ecuaciones de entrada de los flip flops y el funcionamiento de cada uno de ellos para determinar el estado siguiente.

TRAZADO EN EL TIEMPO Y DIAGRAMA DE TIEMPOS

Manrique ©

2005


x 0 0 1 0 1 1 0

A 0 0 0 1 1 1 0 0

B 0 1 0 1 1 0 1 0 1

z 0 1 0 1 1 1 1 0 1

EJEMPLO CON EL MODELO MEALY

En algunos casos, la salida depende de la entrada actual así como del valor de los estados actuales.

Este tipo de circuitos son clasificados como sistemas secuenciales de modelo Mealy.

Un ejemplo de este modelo es este sistema.

Manrique ©

2005


ECUACIONES

Las ecuaciones de entrada y salida para el circuito son:

Manrique ©

2005


1

212

211

xqz

qqxD

xqxqD

Como son flip flops tipo D, entonces q* = D

TABLA DE ESTADOS Y DIAGRAMA DE ESTADOS

Manrique ©

2005


q1* q2* z

q1 q2 x = 0 x = 1 x = 0 x = 1

0 0 0 0 0 1 0 0

0 1 0 0 1 0 0 0

1 0 0 0 1 0 0 1

1 1 0 0 1 0 0 1

00

0 /0

11

01 10

1 /0

0 /00 /0

0 /0

1 /1

1 /1

1 /0

TRAZADO EN EL TIEMPO Y DIAGRAMA DE TIEMPOS

Manrique ©

2005


x 0 1 1 0 1 1 1 1 0

q1 ? 0 0 1 0 0 1 1 1 0

q2 ? 0 1 0 0 1 0 0 0 0

z 0 0 0 0 0 0 1 1 0 0 0

ANÁLISIS DE SISTEMAS SECUENCIALES 4.3 Manrique © 2005 PRINCIPIOS ELÉCTRICOS Y APLICACIONES...

Documents

Transcript of ANÁLISIS DE SISTEMAS SECUENCIALES 4.3 Manrique © 2005 PRINCIPIOS ELÉCTRICOS Y APLICACIONES...