Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de...
Transcript of Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de...
![Page 1: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/1.jpg)
Análisis y Síntesis
Introducción a los Sistemas Lógicos y Digitales
2008
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 2: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/2.jpg)
Métodos de análisis:
Tabla de verdad.
Heurístico.
Diagramas de estado.
Simulación.
Test del hardware.
etc.....
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 3: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/3.jpg)
Ejemplo de análisis heurístico
(planteo de ecuaciones y análisis
de diagramas de tiempo)
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 4: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/4.jpg)
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 5: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/5.jpg)
Suponiendo que la entrada X
se mantiene constante, se
observa que las salidas cambian
de tal forma que si X=0, las
mismas evolucionan como un
contador binario regresivo.
Si en cambio, X=1, el modo de
conteo es progresivo.
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 6: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/6.jpg)
Ejemplo de planteo
de ecuaciones
y análisis de diagramas
de estados)
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 7: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/7.jpg)
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 8: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/8.jpg)
Ejemplo de planteo de ecuaciones
y análisis de diagramas de estados)
Partimos del siguiente
circuito:
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 9: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/9.jpg)
Este circuito puede ser un detector de secuencia cíclico de una entrada
serie tal que si la secuencia es "100" sacará un 1 por la salida, caso
contrario quedará siempre en 0.
Además, el siguiente bit después de detectar la secuencia correcta es
descartado.........
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
1
![Page 10: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/10.jpg)
En este ejemplo, se realiza una posterior simulación por software
con entrada por esquemático (MaxPlus-II) con lo cual puede ayudar
a estudiar el comportamiento del circuito ya sea para estudiar un
circuito desconocido como también para verificar el comportamiento
de uno que se está diseñando.
Simulación del circuito anterior
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 11: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/11.jpg)
Métodos de síntesis:
Heurístico basado en:
Tabla de verdad.
Ecuaciones lógicas.
Diagramas de Karnaugh.
Diagramas de estados.
Algoritmos de síntesis.
Diseño basado en Lenguaje de Descripción del Hardware (HDL)
etc.....
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 12: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/12.jpg)
Síntesis por Diagramas de estados
Modelo de Mealy
La(s) salida(s) depende(n) de la(s)
entrada(s) y del estado actual.
Modelo de Moore
La(s) salida(s) depende(n) del
del estado actual.
Bloque
combinatorio
Bloque de
memoria
salidas=función (entradas, estado actual)entradas
salidas del
bloque de
memoria
Bloque
combinatorio
Bloque de
memoria
salidas=función (estado actual)entradas
salidas del
bloque de
memoria
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 13: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/13.jpg)
Síntesis por MealyAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
S0 S1
S2S3 1/0
1/0
1/1x/0
0/0
0/0
0/0
ESTADO REDUNDANTE
S0 S1
0/0 1/1
0/0
1/0
SE NECESITAN 2 FF
SE NECESITA 1 FF
REDUNDANCIA
![Page 14: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/14.jpg)
Síntesis por Mealy
Contador binario progresivo-regresivo de 2 bits
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 15: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/15.jpg)
Síntesis por Mealy
Contador binario progresivo-regresivo de 2 bits
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 16: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/16.jpg)
Síntesis por Mealy
Contador binario progresivo-regresivo de 2 bits
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 17: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/17.jpg)
Síntesis por MealyAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 18: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/18.jpg)
Tablas de transición para generar el siguiente estado
Síntesis por MealyAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 19: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/19.jpg)
Síntesis por Mealy
Si la entrada en S0 cambia de 0 a 1, la salida sigue a la entrada sin importar si el reloj
habilita el cambio.
ESTO PUEDE TRAER PROBLEMAS EN DISEÑOS MAS COMPLEJOS....!!!!!!!!!!!!!!
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 20: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/20.jpg)
Síntesis por Moore
Diseño de circuito monoestable disparado por flanco ascendente
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
S0/0 S1/1
S2/0
S3/01
1
1x
0
0
0
y
z
clk
t
t
t
DIAGRAMA DE ESTADOS
![Page 21: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/21.jpg)
Tablas de transición para generar el siguiente estado
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 22: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/22.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 23: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/23.jpg)
Síntesis por Moore
Por Moore el mismo problema generó un hardware un poco mas complejo pero con la
salida sin depender de la entrada, salvo en cada flanco de reloj.
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 24: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/24.jpg)
Síntesis por Moore
Diseñar en base a un flip-flop JK un circuito que responda
con el siguiente diagrama de estados:
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
S0/0 S1/1
AB=10/11
AB=01/11
AB=00/01 AB=00/10
![Page 25: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/25.jpg)
El diagrama de estados corresponde a un flip-flop "JK“..!!!
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 26: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/26.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
El diagrama de estadosera el de un FF “D”
![Page 27: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/27.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 28: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/28.jpg)
Síntesis por Moore Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Diseño de contador
progresivo-regresivo
con FF "D" y "JK"
![Page 29: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/29.jpg)
Síntesis por Moore Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 30: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/30.jpg)
Síntesis por Moore Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Este es un ejemplo quedemuestra que No siempre se usa menos lógica cuando se emplea “JK” en vez de “D”
![Page 31: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/31.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 32: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/32.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 33: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/33.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 34: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/34.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 35: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/35.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 36: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/36.jpg)
Introducción a los Sistemas Lógicos y Digitales 2007
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 37: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/37.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 38: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/38.jpg)
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 39: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/39.jpg)
"1"
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 40: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/40.jpg)
Síntesis por Moore
Detector de paridad par en
formato serie de 2 bits de
magnitud
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
S0/00
S1/00S2/00
S6/00S5/00
S3/01S4/10
S7/00
XX
X
0
00
0
0
1
1
1
1
1
![Page 41: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/41.jpg)
Diseño de comparador de magnitud serie de dos números sin
signo (A y B) donde se transmite el bit mas significativo primero
Las salidas Z1Z0 deben cumplir con la
siguiente tabla:
Si A>B => Z1Z0=10
Si A<B => Z1Z0=01
Si A=B => Z1Z0=11
Si se está comparando => Z1Z0=00
A1..A0
B1..B0
CLK
Z1
Z0
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
S0/00
S1/00S2/00
S6/11
S5/00
S3/01S4/10
0110
XXXX
00/11
0110
00/11
![Page 42: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/42.jpg)
Síntesis por Moore
Detector de la secuencia "101" sin solapamiento
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 43: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/43.jpg)
Síntesis por Moore
Detector de
la secuencia
"101" sin
solapamiento
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 44: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/44.jpg)
Síntesis por Moore
Comando de un motor con dos pulsadores A y B
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 45: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/45.jpg)
Síntesis por Moore
Comando de un motor con dos pulsadores A y B
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 46: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/46.jpg)
Síntesis por Moore
Detector de número impar en formato serie cíclico, siendo el
primer bit de entrada de cada secuencia, el MSB.
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 47: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/47.jpg)
Síntesis por MooreControlador de motor paso a paso
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 48: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/48.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Controlador de motor paso a paso
![Page 49: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/49.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Controlador de motor paso a paso
![Page 50: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/50.jpg)
Síntesis por Moore
Controlador de motor paso a paso
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 51: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/51.jpg)
Síntesis por Moore
Qué hacemos
con esta combinación??
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 52: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/52.jpg)
El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora
del conversor analógico-digital.
Se debe sincronizar la actividad del ADC para que éste cambie los datos A y B cada 4 ciclos de
reloj de la máquina de estados.
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
ADCVentrada
A B
SALIDA PWM
IMPLEMENTAR UN GENERADOR PWM CON UN CONVERSOR Y MÁQUINA DE ESTADOS MOORE
CLK
![Page 53: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/53.jpg)
Síntesis por MooreAnálisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 54: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/54.jpg)
Síntesis por Moore en ambiente esquemático
Circuito
monoestable
disparado por
flanco
ascendente
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 55: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/55.jpg)
Síntesis por Moore en ambiente esquemático
Circuito monoestable disparado por flanco ascendente
Resultados de la simulación
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 56: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/56.jpg)
Método de síntesis por HDL (Lenguaje de Descripción de Hardware)
Análisis y Síntesis
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
![Page 57: Análisis y Síntesis - UNLPcatedra.ing.unlp.edu.ar/electrotecnia/islyd/Tema 10... · El bloque de síntesis es el del caso anterior donde las entradas de datos A y B provienen ahora](https://reader033.fdocumento.com/reader033/viewer/2022051917/60091d7c48ccab551232101a/html5/thumbnails/57.jpg)
Sergio Noriega – Introducción a los Sistemas Lógicos y Digitales - 2008
Bibliografía:
Apuntes de teoría:• “Análisis y Síntesis”. S. Noriega.
Libros:• “Sistemas Digitales”. R. Tocci, N. Widmer, G. Moss. Ed. Prentice Hall.• “Diseño Digital”. M. Morris Mano. Ed. Prentice Hall. 3ra edición. • “Diseño de Sistemas Digitales”. John Vyemura. Ed. Thomson.• “Diseño Lógico”. Antonio Ruiz, Alberto Espinosa. Ed. McGraw-Hill.• “Digital Design:Principles & Practices”. John Wakerly. Ed. Prentice Hall.• “Diseño Digital”. Alan Marcovitz. Ed. McGraw-Hill.• “Electrónica Digital”. James Bignell, R. Donovan. Ed. CECSA.• “Técnicas Digitales con Circuitos Integrados”. M. Ginzburg. • “Fundamentos de Diseño Lógico y Computadoras”. M. Mano, C. Kime.
Ed. Prentice Hall.• “Teoría de conmutación y Diseño lógico”. F. Hill, G. Peterson. Ed. Limusa
Análisis y Síntesis