1

Arquitectura de DSP

Ing. Jerónimo F. Atencio

jerome5416@gmail.com

2

Introducción

3

Procesadores 0

-Ejecutar programas (instrucciones) almacenados en una memoria. -Realiza operaciones lógicas y aritméticas. -Realiza operaciones de entrada/salida (I/O).

4

Procesadores 1

5

Procesadores 2

6

DSP 0 (Digital Signal Processor).

- Son procesadores - Arquitectura orientada al procesamiento de señales - Tienen hardware dedicado para procesamiento de señales

7

DSP 1 (Digital Signal Processor).

8

DSP 2 (Digital Signal Processor).

9

Características TMS320C6413

Dd

- 2-ns Instruction Cycle Time; 500-MHz Clock Rate - Six ALUs (32-/40-Bit), Each Supports -Single 32-Bit, -Dual 16-Bit, -Quad 8-Bit Arithmetic per Clock Cycle

-Two Multipliers -Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or -Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle

-Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)

10

Características TMS320C6413

Dd

- 32-Bit External Memory Interface (EMIF) (SRAM, EPROM, SDRAM, etc) -16K-Byte L1P Program Cache(Direct Mapped) -16K-Byte L1D Data Cache (2-Way Set-Associative) -256K-Byte L2 Unified Mapped RAM/Cache [C6413] (Flexible RAM/Cache Allocation) -1M-Bit (128K-Byte) L2 Unified Mapped RAM/Cache [C6410] (Flexible RAM/Cache Allocation)

11

Características TMS320C6413

Dd

- Host-Port Interface (HPI) [32-/16-Bit] - Two Multichannel Audio Serial Ports (McASPs) - Two Inter-Integrated Circuit (I2C) Buses - Two Multichannel Buffered Serial Ports - Three 32-Bit General-Purpose Timers - Sixteen General-Purpose I/O (GPIO) Pins -288-Pin Ball Grid Array (BGA) Packages (GTS and ZTS Suffixes), 1.0-mm Ball Pitch

12

Que tratamos de resolver?

13

C64X CPU

10:03 13 de 25

14

Registros

10:03 14 de 25

15

Unidad Funcional L

Dd

- Comparaciones en 32/40bit (con y sin signo) - Operaciones aritmeticas en 32/40bit - Dos operaciones aritmericas en 16 bits - Cuatro operaciones aritmericas en 8 bits - Saturacion (32 bits) - Operaciones logicas bit a bit en 32 bits -Mínimo y máximo (8 y 16 bits) -Desplazamientos, swap

16

Unidad Funcional S

Dd

- Operaciones aritmeticas en 32/40bit - Dos operaciones aritmericas saturadas en 16 bits - Cuatro operaciones aritmericas saturadas en 8 bits - Dos comparaciones en 16 bits - Cuatro comparaciones en 8 bits - Operaciones logicas bit a bit en 32 bits -Desplazamientos -Saltos

17

Unidad Funcional M

Dd

- Multiplicaciones de (32 x 32) - Dos multiplicaciones (16 x 16) - Dos multiplicaciones (16 x 16) junto con una suma - Cuatro multiplicaciones (8 x 8) junto con una suma

18

Unidad Funcional D

Dd

- Operaciones sobre direcciones (direccionamiento circular y lineal) - Operaciones logicas bit a bit en 32 bits - Carga de datos

19

Unidad Funcional Resumen

Dd

- M: Multiplicar y acumular - L: Operaciones aritmeticas y logicas - S: Operaciones aritmeticas, saltos y manipulacion de bits - D: Operaciones aritmeticas. Direccionamiento Transferencia de datos.

20

SSR(Saturation Status Register)

10:03 20 de 25

21

Ejemplos de instrucciones

10:03 21 de 25

22

Ejemplos de instrucciones

10:03 22 de 25

23

C64X CPU

10:03 23 de 25

24

Data path A

10:03 24 de 25

25

Data path B

10:03 25 de 25

26

Data path

10:03 26 de 25

27

AMR (Adressing mode Register)

10:03 27 de 25

28

Storage

10:15 28 de 25

29

Load

10:16 29 de 25

30

Ejemplo producto punto

10:03 30 de 25

31

Ejemplo producto punto

10:03 31 de 25

32

Ejemplo producto punto

10:03

33

Optimización

10:22

34

OMAP

Texas Instruments

35

OMAP Device

10:03 35 de 25

36

POP (Package on Package)

10:03 36 de 25

37

Desarrollo con DSP: Costos - Chip (25 – 100 USD) - Kit (500 – 1000 USD) -JTAG (1200 USD) -Compilador (800 USD) -Capacitación -Tiempo de desarrollo -Material de desarrollos (prototipos)

Page 38

Preguntas

Page 39

Gracias por su atención

jerome5416@gmail.com