1.- Obtener el combinacional que da como resultado la resta de dos números no signados de dos bits,

considerando que el resultado si puede ser signado basado en complemento a dos. Obtener las formas

mínimas SOP y POS de las funciones.

Para hacer la resta de dos números no signados es necesario utilizar el complemento A2 para representar

los números que resulten negativos. Por lo tanto obtendremos 3 bits de salida. Para comenzar los

números positivos se quedarán igual en su representación binaria. Los números negativos deberemos

invertir el valor de cada una de sus cifras, es decir realizar el complemento a uno, y sumarle 1 al número

obtenido.

+ - R

0 0 0

0 1 -1

0 2 -2

0 3 -3

1 0 1

1 1 0

1 2 -1

1 3 -2

2 0 2

2 1 1

2 2 0

2 3 -1

3 0 3

3 1 2

3 2 1

3 3 0

Formas Canónicas:

Para R: AB/CD 00 01 11 10

00 1 1 1

01 1 1

11

10 1

Para S: AB/CD 00 01 11 10

00 1 1

01 1 1

11 1 1

10 1 1

Para t: AB/CD 00 01 11 10

00 1 1

01 1 1

11 1 1

10 1 1

A B C D R S T

0 0 0 0 0 0 0

0 0 0 1 1 1 1

0 0 1 0 1 1 0

0 0 1 1 1 0 1

0 1 0 0 0 0 1

0 1 0 1 0 0 0

0 1 1 0 1 1 1

0 1 1 1 1 1 0

1 0 0 0 0 1 0

1 0 0 1 0 0 1

1 0 1 0 0 0 0

1 0 1 1 1 1 1

1 1 0 0 0 1 1

1 1 0 1 0 1 0

1 1 1 0 0 0 1

1 1 1 1 0 0 0

Minuendo= 2 bits

Substraendo = 2 bits

Resultado = 3 bits

S(ABCD)SOP= AC´D´+ABC´+A´BC+A´CD´+AB´CD+A´B´C´D

S(ABCD)POS= (A+C+D)(A+B´+C)(A´+B´+C´)(A´+C´+D)(A+B+C´+D´)(A´+B+C+D´)

T(ABCD)SOP= BD´+B´D

T(ABCD)POS= (B´+D´)+(B+D)

2.-¿Que son las bibliotecas, la entidad y la arquitectura en una estructura descrita en VHDL?

VHDL es el acrónimo que representa la combinación de VHSIC y HDL, donde VHSIC es el acrónimo de Very High Speed Integrated Circuit y HDL es a su vez el acrónimo de Hardware Description Language. Es un lenguaje definido por el IEEE (Institute of Electrical and Electronics Engineers) (ANSI/IEEE 1076-1993) usado por ingenieros para describir circuitos digitales. Otros métodos para diseñar circuitos son la captura de esquemas (con herramientas CAD) y los diagramas de bloques, pero éstos no son prácticos en diseños complejos. Otros lenguajes para el mismo propósito son Verilog y ABEL. Bibliotecas

Una biblioteca en VHDL es un lugar en donde se guarda la información relacionada con un diseño determinado. Al comienzo de cada diseño el compilador crea automáticamente una biblioteca llamada WORK con este objetivo. Además de esta biblioteca particular existen otras bibliotecas de tipo general que contienen un conjunto de definiciones que pueden utilizarse en cualquier diseño. Un ejemplo de biblioteca general es la llamada Library IEEE, que contiene definiciones estándar para VHDL. Para utilizar una biblioteca general es necesario escribir su nombre al inicio del programa, por eso es muy común que en la primera línea de un diseño en VHDL aparezca escrito "Library IEEE", de ésta forma dicha biblioteca se hace visible para el diseño.

Entidad

La entidad sirve para definir las entradas y salidas que tendrá un determinado circuito. Para definir una entidad se realizará mediante la palabra reservada ENTITY. En principio pudiera parecer que esta definición sea equivalente a la cabecera de una función de un lenguaje cualquiera de programación. En VHDL es más conveniente ver a la entidad como una caja negra con cables para las entradas y salidas. La ventaja de pensar en una entidad como en una caja negra a la que se conectan cables es que es más fácil comprender la ejecución concurrente que ocurrirá en el hardware. La descripción de cómo funciona por dentro esa caja negra es la arquitectura, que se verá en el siguiente capítulo. Sintaxis de una entidad: ENTITY nombre IS [GENERIC(lista de parámetros);] [PORT(lista de puertos);] END [ENTITY] nombre; Arquitectura

Indica cómo trabaja el diseño, modela el comportamiento del circuito esquemático. Una entidad puede

contener una o varias arquitecturas. Ejemplo:

ARCHITECTURE mux_rtl OF mux IS

SIGNAL int1, int2, int3 : BIT;

BEGIN

int1 <= NOT control;

int2 <= entrada1 AND int1;

int3 <= entrada2 AND S;

salida <= int2 OR int3;

END mul_rtl;

3.- Investiga cómo se realiza la asignación de una función o de un valor en VHDL. Signal: Se declara antes del BEGIN de la arquitectura y se puede usar en cualquier lugar de ella. Si va en un proceso su valor de actualiza al salir de él. Variable: Actualiza inmediatamente su valor asignado. Simple: Es una asignación directa, como en las funciones booleanas. 4.- Que significa el término concurrente dentro del lenguaje. Se refiere a las actividades concurrentes que se dan en paralelo. En hardware los eventos suelen realizar varios procesos a la vez. Modela la activación de los bloques de un sistema digital, donde las señales se presentan sobre las entradas de los bloques y producen resultados en las salidas. Bibliografías: http://www.google.com.mx/url?sa=t&rct=j&q=&esrc=s&source=web&cd=1&ved=0CCwQFjAA&url=http%3A%2F%2Fatc2.aut.uah.es%2F~rico%2Fdocencia%2Fasignaturas%2Finformatica%2Flab_org_comp%2Farchivos%2FDocumentacion%2FVHDL%2FApuntes%2520VHDL%252000.pdf&ei=1LosUunHDOqW2QWMroHwDA&usg=AFQjCNEv2S__G--zW9RdpkwoG9y7V2hidQ&bvm=bv.51773540,d.b2I

http://www.jimenez-ruiz.es/ernesto/II/VHDL/vhdl.html