Contador Con AHDL

3
OBJETIVO: Diseñar un código en MAXPLUS-II y diagrama de flujo de un contador que cuente ascendente de 0 a 16 cuando la señal de entrada es GND y la salida VCC, de lo contrario cuando la entrada sea VCC y la salida GND que cuente descendente, posteriormente realizar su simulación. DESARROLLO: Código de un contador que cuente ascendente de 0 a 16 cuando la señal de entrada es GND y la salida VCC, de lo contrario cuando la entrada sea VCC y la salida GND que cuente descendente usando MAXPLUS-II.: SUBDESIGN conta_uno ( entrada,clock,resetN : input; salida, conta[4..0] : output; ) variable conta[4..0] :DFF; begin conta[].(clk,clrn)=(clock,resetN); IF (entrada==GND & conta[]<16) THEN salida=VCC; conta[]=conta[]+1; ELSIF (entrada==GND & conta[]>=16) THEN conta[]=16; salida=GND; ELSIF (entrada==VCC & conta[]>0) THEN conta[]=conta[]-1; ELSIF (entrada==VCC & conta[]<=0) THEN conta[]=0; END IF; END; MAXPLUS-II Contador ascendente y descendente

Transcript of Contador Con AHDL

Page 1: Contador Con AHDL

OBJETIVO:

Diseñar un código en MAXPLUS-II y diagrama de flujo de un contador que cuente ascendente

de 0 a 16 cuando la señal de entrada es GND y la salida VCC, de lo contrario cuando la entrada

sea VCC y la salida GND que cuente descendente, posteriormente realizar su simulación.

DESARROLLO:

Código de un contador que cuente ascendente de 0 a 16 cuando la señal de entrada es GND y la

salida VCC, de lo contrario cuando la entrada sea VCC y la salida GND que cuente descendente

usando MAXPLUS-II.:

SUBDESIGN conta_uno

(

entrada,clock,resetN : input;

salida, conta[4..0] : output;

)

variable

conta[4..0] :DFF;

begin

conta[].(clk,clrn)=(clock,resetN);

IF (entrada==GND & conta[]<16) THEN

salida=VCC;

conta[]=conta[]+1;

ELSIF (entrada==GND & conta[]>=16) THEN

conta[]=16;

salida=GND;

ELSIF (entrada==VCC & conta[]>0) THEN

conta[]=conta[]-1;

ELSIF (entrada==VCC & conta[]<=0) THEN

conta[]=0;

END IF;

END;

MAXPLUS-II

Contador ascendente y descendente

Page 2: Contador Con AHDL

Editor de grafico donde se representa en bloque:

Se muestra la simulación representado en forma de onda en el grafico “waveform editor”:

MAXPLUS-II

Bloque y simulación

Page 3: Contador Con AHDL

Si

No

No Si

ANALISIS Y CONCLUSION:

Se realizó la lógica y el análisis de acuerdo al objetivo, en el diagrama de flujo se describe la secuencia

comenzando mostrar los datos de entradas y salidas, luego declarar las variables de entrada en GND y

salida VCC y el contador iniciando en cero para que cuente ascendente, si el contador es menor que 16

entonces sumará el conteo hasta llegar a 16, posteriormente al no cumplir la condición, el contador

permanece en 16 hasta que la entrada sea VCC y la salida GND contará descendente.

INICIO

ENTRADA INPUT

CLOCK INPUT

RESETN INPUT

SALIDA OUTPUT

CONTA[0..3] OUTPUT

ENTRADA 0

SALIDA 1

CONTA[] 0

CONTA[] CONTA[] + 1

CONTA[] < 16

CONTA[] 16

ENTRADA 1

SALIDA 0

CONTA[] > 0

CONTA[] CONTA[] - 1

MAXPLUS-II

Diagrama de flujo