Detector de pico verdadero

UNIVERSIDAD TECNOLÓGICA NACIONAL – FACULTAD REGIONAL AVELLANEDAAsignatura: ELECTRONICA APLICADA II

Profesor: Ing. Marcelo Navarro ([email protected])

Jefe de trabajos Prácticos: Ing. Pablo Veltri ([email protected])

Análisis del circuito:

1) Divida el circuito en bloques y mencione la función principal de cada etapa.2) Exprese la transferencia (Vo/Vi) del amplificador formado por OP1/1, OP1/2 y

OP2/1; la transferencia del circuito formado por OP3/1; y la transferencia del circuito formado por OP3/2.

3) Explique que función cumplen los componentes Q1; R15 y D3.4) Explique el efecto se produciría si se varia R16.

Requisitos del diseño:

1) Diseñar la 1° etapa tal que el potenciómetro P1 ( ) permita variar la ganancia de tensión entre TP3 y VG1, de 0dB a 26dB.

2) Calcular los valores de C7 y R16 para que en la salida no haya más de 1dB de ripple en la banda de audio (40Hz - 20kHz).

Mediciones:

1) Utilizando el preset P2 ( ), ajuste y describa como balanceó el amplificador de entrada (Relación de Rechazo de modo Común).

2) Mida la ganancia mínima y máxima de la 1° etapa; y el valor máximo de señal de entrada del circuito.

3) Ajustar el circuito para que con una Vin de 14Vpp se encienda el LED indicador HIGH LEVEL; y para una Vin de 1,8Vpp se active el LED LOW LEVEL.

4) Para una señal de entrada VG1 de 8V pico, capturar las señales en cada Test Point, indicando las fijaciones de la base de tiempo (t/Div) y los volts división (V/Bidv) del osciloscopio.

1

mailto:[email protected]

mailto:[email protected]

UNIVERSIDAD TECNOLÓGICA NACIONAL – FACULTAD REGIONAL AVELLANEDAAsignatura: ELECTRONICA APLICADA II

Profesor: Ing. Marcelo Navarro

Jefe de trabajos Prácticos: Ing. Pablo Veltri

TRABAJO PRÁCTICO Nº 2 - AOPERACIONALES

C4 100n

Q1 BC548B

TP1

IN+

+-

C1 100u

+-

C3 100u C5 100n

Q2 BC548B

Q3 BC548B

-12V

+12V

TP2

TP3 TP4

-12V

C2 100n

R1 100k

R2

R3

R4

R5 100k

R6

R8 R9

R10 10k

R12 150k

R13 1,2k

R14 1,2k

R15 1,2k

R16

R17 10k

R18 1,2k

P2

P1

P3 10k

P4 10k

P5 10k

+12V

IN-

+12V

C6 100n

R7

JUMPER

D1 1N4148

D2 1N4148

D3 1N4148

D4 1N4148

D5 1N4148

+12V

+-

C7 GND

-12V

+12V

R19 10k

R20 1,2k

+12V

LED1

LED2

+12V

PEAK LEVEL OUTPUT

TP5

TP6

TP7

-12V

R11 150k R21 150k

R22 1,2k

R23 1,2k

R24 1,2k+12V

-12V

+

VG1

-

+ +

32

1

84

OP1/1 TL082

-

+ +3

2

18

4

OP2/1 TL082

-

+ +

56

7

84

OP2/2 TL082

-

+ +

32

1

84 OP3/1 TL082

-

+ +

56

7

84

OP1/2 TL082

-

+ +

56

7

84

OP3/2 TL082

-

+ +

32

1

84

OP4/1 TL082

-

+ +

56

7

84

OP4/2 TL082

Adjustment for

HIGH and LOW

THRESHOLD

CMRR

(Common Mode Rejection Ratio)

HIGH

LEVEL

LOW

LEVEL

GAIN

Operation

Adjust)

)Low

Threshold

High

Threshold

2

Electrónica Aplicada 2 Grupo 2 4to 12TP Nº 2

Análisis del circuito

1. Amplificador de instrumentación :

-12V

+12V

-12V

+12V

+12V

-12V

-

+ +

OP1/1

-

+ +OP1/2

-

+ +OP2/1

R4

R3

R6

R8

R7

Vo

V1

V2

R9

P1

R2

P2

Se encarga de la ganancia diferencial del circuito, lo cual varía mediante P1 y del CMRR por medio de P2.

3


Rectificador de onda completa:

+12

-12

R11 R21

R13

R12R14

D1

D2

-

+ +

OP3/1

VoV1

Convierte la señal de corriente alterna de entrada en V1 en corriente de salida Vo pulsante

Detector de pico verdadero:

+12V

-12V

+12V

-

+ +

OP3/2

R16

R15

D3

C7

Q1

Vo

VF2

Absorbe las variaciones de tensión, es decir, con una señal continua pulsante a la entrada, en la salida se obtiene una señal Vo casi continua (dependiendo del valor R16 y C7) e igual valor pico de V1.

4


Comparadores e indicadores:

-12V

+12V

+12V+12V

V1

-

+ +

OP4/1P4

R17

R18

R24

R23

Q2

LED1

D4

-12V

+12V

+12V+12V

V1-

+ +

OP4/2

P5 R19

R20

R22

Q3

LED2

D5

Comparan la señal de entrada V1 respecto de una referencia, controlado por P4 y P5 e indican el nivel alto o bajo mediante los LEDS.

5


2. Transferencia de las etapas:

OP1/1, OP1/2 Y OP2/1

-12V

+12V

-12V

+12V

+12V

-12V

-

+ +

OP1/1

-

+ +OP1/2

-

+ +OP2/1

RB

RB

R1

R1

R2

Vo

V1

V2

RA

R2

El operacional OP2/1 se encuentra en configuración diferencial

-12V

+12V

-

+ +OP2/1R1

R1 R2

R2V´1

V´2

Vo

Aplicando superposición tenemos que para :

6


Para

Consideramos la suma de los efectos

Para el OP1/1 y OP1/2 podemos aplicar nuevamente el principio de superposición:

+12V

+12V

-12V

-12V

V1

V2

-

+ +OP1/1

-

+ +OP1/2

RB

RB

RA

V3

V4

(1)

7


(2)

Considerando la suma de los efectos (1) + (2):

Por lo tanto la ganancia de la primera etapa es:

OP3/1

+12V

-12V

R R

R1

RR1

D1

D2

-

+ +

OP3/1

VoV1

Para el semiciclo positivo, el diodo D1 conduce y D2 queda sin conducción. Esto se debe a como el operacional presenta alta impedancia en la entrada, la corriente circula por el diodo D1 y vence la barrera de potencial. Luego en el ánodo del diodo D2 se establece un potencial de -0,7V y en el cátodo un potencial positivo.

8


+12V

-12V

R R

R1

RR1

-

+ +

OP3/1

Vo+V1

D1 en corto

D2 abierto

+V1

2R

R

Vo

Por lo tanto:

Para el semiciclo negativo D1 entra en no conducción y D2 conduce. El circuito equivalente es el siguiente:

9


+12V

-12V

R R

R1

RR1

-

+ +

OP3/1

Vo-V1

+12V

-12V

2R

R1

R

R1-

+ +

OP3/1

Vo-V1

-V1

V1

+

V1

+

V1

2R

R

Vo

Por lo tanto este circuito rectifica la señal y atenúa a la tercera parte.

OP3/2

10


Para el punto en que V1(t) supera al punto de Vo(t) el operacional polariza al transistor, el cual se comporta como seguidor. Por lo tanto para este tramo Vo es igual a V1 y la transferencia es:

Sin embargo cuando V1 comienza a disminuir, Vo NO lo hace debido a la carga almacenada en el capacitor. El operacional queda a lazo abierto, ya que el transistor polariza en inversa en base-emisor. Entonces en este caso la transferencia será:

En la descarga del capacitor:

La señal de entrada es:

Finalmente:

n entero e impar

es el instante en el que se igualan y 1V .

11

+12V

-12V

+12V

-

+ +

OP3/2

R

R´

D

C

Q1

Vo(t)

V1(t)


3. El transistor Q1 cumple la función de seguidor de tensión para el aumento de V1. Es decir, cuando en la entrada la señal comienza a aumentar hasta el máximo, el transistor se encuentra en polarización directa y el emisor de Q1 seguirá a V1.Esto último debido a que V1 está conectada a la entrada inversora (realimentación tensión serie

). Así C7 adquiere carga positiva. Cuando V1 disminuye desde su valor pico, el transistor Q1 se

encuentra en polarización inversa a la entrada y por lo tanto ya no sigue a V1. El operacional queda a lazo abierto. El circuito RC queda aislado con C7 descargándose y si el valor de la corriente R16x C7 es grande, el capacitor se descargará muy poco y por lo tanto Vo se mantendrá.

Como el operacional queda a lazo abierto, cuando V1 disminuye y alcanza a ser menor que Vo, el operacional dispara a -Vcc. El Q1 no puede soportar esta tensión inversa, para ella el diodo D3 permite que en la base de Q1 solo llegue 0,7v.

La R15 se encuentra para limitar la corriente del diodo. En nuestro caso es:

4. Asumimos que la forma de onda del ripple se puede aproximar a una triangular.

12


Aplicando para la descarga del capacitor se obtiene

La tensión media de salida es

La tensión eficaz de ripple es

El factor de ripple resulta

(3)

Lo que permite observar que para una frecuencia determinada el aumento de R16 disminuye el factor de ripple.

13


Requisito de diseño

1. Como vimos la ganancia de la primera etapa, si imponemos que y , la ganancia está dada por:

Se piden que la ganancia varíe entre o y 26dB

Por lo tanto

Para OP2/1 suponemos

;

Tomamos y P2 de 10K

Luego para la ganancia total:

Si ;

14


Tomamos y

Si

Por lo tanto finalmente tomamos P1 de 50K

2. Factor de ripple menor a 1dB

Reemplazamos el factor de ripple por lo que obtuvimos antes en (3)

El peor de los casos es cuando la frecuencia es más pequeña, es decir 40Hz en nuestro caso.

Entonces si

15


Mediciones

1. Para efectuar el ajuste de la Relación de Rechazo de Modo Común (CMRR), una manera es cambiar la señal de entrada del modo diferencial al modo común, y obtener ganancia cero a la salida del OP2/1 con el ajuste de P2. Para ello unimos la entrada del OP1/1 con la entrada del OP1/2, y entre este nodo y masa del circuito aplicar una señal. Esta señal debe ser la máxima posible para responder mejor al rechazo del modo común. En nuestro caso aplicamos una señal de 8Vpp y mediante el ajuste se logró ver en el osciloscopio como varía la señal de salida y para un cierto valor de P2 se hace nula.

2. Para obtener la ganancia mínima, en la entrada debemos aplicar una señal máxima posible sin que recorte a la salida. En nuestro caso, con una señal de 10Vpp aumentamos la resistencia del potenciómetro P1 al máximo, y midiendo en el osciloscopio la señal de entrada y la que sale por OP2/1, ambas son iguales. Por lo tanto la ganancia mínima es:

Para obtener la ganancia máxima, en la entrada debemos aplicar una señal mínima tal que no se recorte a la salida. En nuestro caso, aplicamos una señal de 1Vpp, bajamos la resistencia del potenciómetro P1 hasta cero, y en la salida de la primera etapa obtuvimos una señal de 16Vpp. Por lo tanto la ganancia máxima que medimos es:

Para el valor máximo de señal de entrada del circuito bajamos la ganancia hasta el mínimo con P1 y para nuestro circuito la máxima señal de entrada sin recorte a la salida fue:

3. Aplicando una señal de 12Vpp, ajustamos el preset P4 al límite del encendido del LED1. De forma similar para una señal a la entrada de 1,8Vpp, ajustamos el preset P5 al límite del encendido del LED2.

16


De esta manera si variamos la amplitud de la señal con el generador, se observa que cuando sobrepaso un valor de 12Vpp, se enciende el detector de nivel alto (LED1), y cuando bajo hasta 1,8Vpp, se enciende el detector de nivel bajo (LED2).4. Para una señal de 8Vpp, se obtuvieron las siguientes mediciones con el osciloscopio. En todos los casos se realizó la medición entre masa del circuito y cada test point.

.

17

TP1

5V/división

500μs/división

TP2

5V/división

500μs/división


18

TP3

2V/división

500μs/división

TP4 y TP5

0,5V/división

20μs/división

TP6

1V/división

500μs/división


19

TP7

0,5V/división

500μs/división

Detector de pico verdadero

Documents

Transcript of Detector de pico verdadero