DISEÑO DE DRIVERS PARA DISPOSITIVOS SIC DE POTENCIA · DISEÑO DE DRIVERS PARA DISPOSITIVOS SIC DE...

DISEÑO DE DRIVERS PARA DISPOSITIVOS SIC DE POTENCIA

Tesis de Grado Presentada en la

Escola Tècnica d'Enginyeria de Telecomunicació de Barcelona

Universitat Politècnica de Catalunya por

Pau López Carbonell

En cumplimiento parcial de los requisitos parciales para la obtención del grado en

INGENIERÍA EN SISTEMAS ELECTRÓNICOS

Directores: Francesc Guinjoan Gispert

Javier Chavarría Roé

Barcelona, Mayo 2015

Abstract

Electronic devices based in Silicon Carbide are in constant research and growth in

the last years. With other Wide Band Gap (WBD) technologies like gallium nitride (GaN as

ultraviolet LEDs) and aluminium nitride (AlN, lasers), they are intended to become

successors of existing components.

One of its greater characteristics in SiC MOSFET, thank to physics properties, is

that they have less conduction resistor than silicon devices. This allows to reduce losses in

high power circuits. Also, they can operate in higher frequencies in order to get the same

efficiency as in silicon devices at lower frequency. It represents that it will decrease its size.

This is the reason of this project. Find an optimal way to drive the gate of a MOSFET

in order to reach the minimum losses. We must analyse possible solutions and their

operation and see if you can really achieve these ambitious goals. We must carefully

observe the simulations done by LTspice and see possible incoherencies with real

components. Our device in which we base our investigation is CREE’s C2M0080120D.

Finally, we proceed to compare obtained results with this model and other models

with different characteristics, to see if the same adaptive-net works properly.

2

Resum

Els dispositius electrònics de carbur de silici segueixen en constant investigació i

creixement, sobretot en els darrers anys. Juntament amb altres tecnologies de “Wide Band

Gap (WBG)” com el nitrat d’alumini (AlN, com LEDs ultravioletes) o el nitrat de gal·li (GaN,

làsers), estan destinats a ser els successors dels components ja existents.

Una de les grans característiques en els MOSFET de SiC, gràcies a les propietats

físiques d’aquest material, és que tenen una resistència de conducció molt més baixa que

els de silici. Això ha de permetre reduir considerablement les pèrdues en els circuits d’alta

potència. A més, poden operar a major freqüència assolint la mateixa eficiència i implicant

que els components usats (per exemple, en el disseny de filtres) siguin de menor dimensió.

És aquesta la raó del present projecte. Buscar la forma d’atacar òptimament la porta

d’un MOSFET per tal que les pèrdues d’aquest siguin ínfimes. S’ha d’analitzar possibles

solucions i el seu funcionament i veure si realment es poden arribar a aquests ambiciosos

propòsits. Cal vigilar cuidadosament les simulacions fetes mitjançant LTspice i les

possibles incoherències amb els components reals. El principal dispositiu en el que

basarem la investigació serà el C2M0080120D de CREE.

Finalment, es procedeix a comparar els resultats obtinguts amb aquest model amb

d’altres models amb característiques diferents, per veure si seria útil fer servir la mateixa

xarxa òptima que en el transistor estudiat.

3

Resumen

Los dispositivos electrónicos de carburo de silicio siguen en constante investigación

y crecimiento, sobre todo en los últimos años. Junto con otras tecnologías de “Wide Band

Gap (WBG)” como el nitrato de aluminio (AlN, como LEDs ultravioletas) o el nitrato de galio

(GaN, láseres), están destinados a ser los sucesores de los componentes ya existentes.

Una de las características más atractivas en los MOSFET de SiC, gracias a las

propiedades físicas de este material, es que tienen una resistencia de conducción mucho

más pequeña que los de silicio. Esto tiene que permitir reducir considerablemente las

pérdidas en los circuitos de alta potencia. Además, pueden operar a mayor frecuencia

consiguiendo la misma eficiencia e implica que los componentes usados (por ejemplo, en

el diseño de filtros) sean de menor tamaño.

Ésta es la razón del presente proyecto. Encontrar el modo de atacar óptimamente

la puerta de un MOSFET para que las pérdidas de éste sean ínfimas. Se debe analizar las

posibles soluciones y su funcionamiento para ver si realmente se puede llegar a estos

propósitos. Es necesario vigilar detenidamente las simulaciones hechas mediante LTspice

y las posibles incoherencias con los componentes reales. El principal dispositivo con el que

basaremos mayor parte de la investigación será el C2M0080120D de CREE.

Finalmente, se procederá a comparar los resultados obtenidos con este modelo con

otros modelos con características distintas, para ver si sería útil usar la misma red óptima

que en el transistor estudiado.

4

“Luchad para vivir la vida,

para sufrirla y para gozarla.

La vida es maravillosa

si no se le tiene miedo."

Charles Chaplin

5

Agradecimientos

Este trabajo ha sido parcialmente financiado por la beca RUE CSD2009-0046, del

programa Consolider-Ingenio 2010, por fondo FEDER DPI2012-31580 del Ministerio de

Ciencia e Innovación de España.

Querría agradecer a Javier y a Francesc la ocasión de haber podido colaborado en

sus investigaciones, aunque sólo haya sido un granito de arena a mi parecer. También

quiero agradecerles la ayuda que me han prestado en todos los momentos que la he

necesitado.

Agradezco también a mi familia y a Sara por el apoyo recibido en los altibajos

anímicos durante el proyecto. Ello me ha dado fuerza para no llegar a bajar nunca la

cabeza.

Y a mis amigos, tanto aquellos de siempre como los fugaces, que siempre se han

interesado por cómo me estaba yendo este proyecto. Una forma de saber que ellos

también se preocupan por mí.

6

Historial de revisiones

Revision Date Purpose

0 11/04/2015 Document creation

1 14/05/2015 Document revision

DOCUMENT DISTRIBUTION LIST

Nombre e-mail

Pau López Carbonell [email protected]

Francesc Guinjoan Gispert [email protected]

Domingo Biel Solé [email protected]

Javier Chavarria Roé [email protected]

Escrito por Revisado y aprobado por

Fecha 14/05/2015 Fecha 14/05/2015

Nombre Pau López Carbonell Nombre Javier Chavarría Roé

Puesto Autor del Proyecto Puesto Supervisor del proyecto

7

Índice

Abstract ........................................................................................................................... 2

Resum ............................................................................................................................. 3

Resumen ......................................................................................................................... 4

Agradecimientos ............................................................................................................ 6

Historial de revisiones ................................................................................................... 7

Índice ............................................................................................................................... 8

Listado de figuras ......................................................................................................... 10

Listado de tablas .......................................................................................................... 12

1. Introducción ........................................................................................................... 13

1.1. Exposición de objetivos .................................................................................... 13

1.2. Requisitos y especificaciones ........................................................................... 13

1.3. Métodos y procedimientos ................................................................................ 14

1.4. Plan de trabajo ................................................................................................. 14

1.5. Desviaciones del plan inicial e incidencias ....................................................... 15

2. Estado del arte de la tecnología utilizada ............................................................ 16

2.1. Convertidor elevador de tensión ....................................................................... 16

2.2. MOSFET de carburo de silicio .......................................................................... 17

2.2.1. Pérdidas en los transistores ...................................................................... 18

2.2.2. Dispositivos disponibles en el mercado ..................................................... 19

2.2.3. Dispositivo utilizado en el proyecto ............................................................ 19

2.3. Diodo Schottky ................................................................................................. 19

2.4. Tipos de drivers ................................................................................................ 20

2.5. Redes de adaptación de la puerta del MOSFET ............................................... 21

2.5.1. Red resistiva.............................................................................................. 21

2.5.2. Red resistiva con diodo anti-paralelo ......................................................... 22

2.5.3. Red resistiva con transistor PNP y diodo ................................................... 22

2.6. Alimentación del driver ..................................................................................... 23

3. Metodología y desarrollo del proyecto ................................................................ 26

3.1. Pasos para las simulaciones y su análisis ........................................................ 26

3.2. Validación de modelo de MOSFET ................................................................... 26

3.2.1. Medidas experimentales ............................................................................ 27

3.2.2. Medidas de las simulaciones ..................................................................... 30

3.3. Uso de las redes de adaptación ....................................................................... 32

8

4. Resultados de las simulaciones con C2M0080120D ........................................... 34

4.1. Elevador en baja tensión .................................................................................. 34

4.1.1. Eficiencia con red resistiva ........................................................................ 35

4.1.2. Eficiencia con red resistiva con diodo anti-paralelo.................................... 35

4.1.3. Eficiencia con red resistiva con transistor PNP y diodo ............................. 36

4.1.4. Forma de onda de la tensión VGS .............................................................. 36

4.2. Elevador en alta tensión ................................................................................... 38

4.2.1. Eficiencia con red resistiva ........................................................................ 39

4.2.2. Eficiencia con red resistiva con diodo anti-paralelo.................................... 40

4.2.3. Eficiencia con red resistiva con transistor PNP y diodo ............................. 41

4.2.4. Forma de onda de la tensión de puerta-surtidor ........................................ 42

4.3. Comparación con otros MOSFET de carburo de silicio .................................... 46

5. Presupuesto ........................................................................................................... 51

6. Conclusiones y futuras líneas de investigación: ................................................ 52

6.1. Conclusiones .................................................................................................... 52

6.2. Futuras líneas de investigación ........................................................................ 52

Bibliografía .................................................................................................................... 54

Anexos .......................................................................................................................... 55

9

Listado de figuras

Figura 2-1. Circuito boost ............................................................................................... 16

Figura 2-2. Equivalente circuito boost con MOSFET encendido ..................................... 16

Figura 2-3. Equivalente circuito boost con MOSFET apagado ........................................ 17

Figura 2-4. Transición ON-OFF y transición OFF-ON ..................................................... 18

Figura 2-5. Red resistiva con diodo anti-paralelo ............................................................ 22

Figura 2-6. Red resistiva con transistor PNP y diodo ...................................................... 22

Figura 2-7. Red resistiva con transistor PNP en bloqueo y diodo en conducción. ........... 23

Figura 2-8. Red resistiva con transistor PNP en saturación y diodo en bloqueo. ............ 23

Figura 2-9. Circuito con el que se proporcionarían las dos alimentaciones al driver ....... 24

Figura 2-10 Tensión que sería la alimentación para la salida del driver con un ciclo de trabajo del 10%. .............................................................................................................. 25

Figura 2-11 Tensión que sería la alimentación para la salida del driver con un ciclo de trabajo del 30%. .............................................................................................................. 25

Figura 3-1. Circuito boost para las medidas experimentales y simulaciones ................... 27

Figura 3-2. Eficiencias experimentales con alimentación negativa de 0V ....................... 28

Figura 3-3. Eficiencias experimentales con alimentación negativa distinta de 0V ........... 28

Figura 3-4. Comparación entre peor caso con alimentación positiva a cero y mejor caso positiva a negativa. ......................................................................................................... 29

Figura 3-5. Caso a 100kHz. Izquierda: alimentación +22.6V/0V. Derecha: +22.3V/-3.8V. Naranja: tensión de puerta. Verde: corriente en la bobina .............................................. 30

Figura 3-6. Eficiencias de las simulaciones con alimentación negativa de 0V................. 30

Figura 3-7. Eficiencias de las simulaciones con alimentación negativa distinta de 0V .... 31

Figura 3-8. Comparación de los mejores casos de rendimiento entre casos simulados y experimentales. .............................................................................................................. 31

Figura 3-9. Modelo de los elementos resonantes de la puerta del MOSFET .................. 33

Figura 4-1. Circuito elevador en baja tensión .................................................................. 35

Figura 4-2.Tensión de puerta en la transición OFF-ON. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo. ................................................................................................... 37

Figura 4-3. Tensión de puerta en la transición ON-OFF. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo. ................................................................................................... 38

Figura 4-4. Circuito elevador en alta tensión ................................................................... 39

Figura 4-5. Eficiencia del circuito boost con entrada a 200V. Red adaptativa resistiva. .. 40

Figura 4-6. Eficiencia del circuito boost con entrada a 200V. Red adaptativa resistiva y diodo antiparalelo. .......................................................................................................... 41

10

Figura 4-7. Eficiencia del circuito boost con entrada a 200V. Red adaptativa resistiva con diodo y transistor PNP. ................................................................................................... 42

Figura 4-8 Tensión de puerta en la transición OFF-ON. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo. ................................................................................................... 43

Figura 4-9. Tensión de puerta en la transición ON-OFF. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo. ................................................................................................... 44

Figura 4-10. Transición ON-OFF de la tensión y corriente de drenador-surtidor. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo. La alimentación es +24V/-4V ............ 44

Figura 4-11. Transición OFF-ON de la tensión y corriente de drenador-surtidor. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo. La alimentación es +24V/-4V ............ 45

Figura 4-12 Transición OFF-ON de la tensión de puerta. Redes resistivas con diodo y transistor PNP con la variación de la resistencia. De izquierda a derecha: 2.2Ω, 4.7Ω, 10Ω. ....................................................................................................................................... 45

Figura 4-13 Transición ON-OFF de la tensión de puerta. Redes resistivas con diodo y transistor PNP con la variación de la resistencia. De izquierda a derecha: 2.2Ω, 4.7Ω, 10Ω ....................................................................................................................................... 46

Figura 4-14. Comparación de eficiencia de distintos MOSFET de SiC. Barrido frecuencial ....................................................................................................................................... 47

Figura 4-15. Comparación tiempos de subida y bajada de MOSFET de SiC .................. 48

Figura 4-16. Señales de subida de la tensión de puerta. De izquierda a derecha: C2M0025120D, C2M0040120D, C2M0080120D, SCH2080KE, SCT2080KE ................ 48

Figura 4-17. Señales de bajada de la tensión de puerta. De izquierda a derecha: C2M0025120D, C2M0040120D, C2M0080120D, SCH2080KE, SCT2080KE ................ 49

Figura 4-18. Transición OFF-ON. De arriba a abajo: Producto corriente-tensión de drenador-surtidor. De izquierda a derecha: C2M0025120D, C2M0040120D, C2M0080120D, SCH2080KE, SCT2080KE .................................................................... 50

Figura 4-19. Transición ON-OFF. De arriba a abajo: Producto corriente-tensión de drenador-surtidor. De izquierda a derecha: C2M0025120D, C2M0040120D, C2M0080120D, SCH2080KE, SCT2080KE .................................................................... 50

11

Listado de tablas

Tabla 2-1. Ejemplo de MOSFET de SiC ......................................................................... 19

Tabla 2-2. Ejemplo de diodos Schottky comerciales de carburo de silicio....................... 20

Tabla 2-3. Ejemplo de drivers. ........................................................................................ 21

Tabla 3-1. Ejemplo parcial de los resultados de una simulación ..................................... 26

Tabla 3-2. Valores de los componentes pasivos internos del MOSFET y la resistencia óptima ............................................................................................................................ 33

Tabla 4-1. Alimentación de las distintas simulaciones para el driver ............................... 34

Tabla 4-2. Valores de tensiones, corrientes y potencia para cada ciclo de trabajo en el caso ideal. Tensión de entrada 30V ........................................................................................ 35

Tabla 4-3. Leyenda para las figuras 4-2, 4-3, 4-8, 4-9, 4-12 y 4-13. ................................ 36

Tabla 4-4. Valores de tensiones, corrientes y potencia para cada ciclo de trabajo en el caso ideal. Tensión de entrada 200V ...................................................................................... 38

Tabla 4-5. Cálculo de las resistencias mínimas de ataque a la puerta del MOSFET....... 49

12

1. Introducción

El propósito de este proyecto consiste en el diseño, caracterización e

implementación de drivers para el control de MOSFET fabricados en tecnología de carburo

de silicio (SiC). Dicho MOSFET será usado como dispositivo de conmutación en un

convertidor elevador de voltaje.

1.1. Exposición de objetivos Los principales objetivos de este proyecto son:

1) Realizar un análisis comparativo por simulación de:

a) Distintos circuitos de ataque de puerta (drivers) para dispositivos SiC.

b) Distintas condiciones de funcionamiento: tensión de alimentación de los

drivers, frecuencia, tensión de drenador-surtidor.

2) Realizar el montaje de dichos circuitos en un convertidor conmutado elevado.

3) Medir experimentalmente eficiencias y formas de onda.

1.2. Requisitos y especificaciones En este apartado se enumeran los requisitos que demanda esta investigación.

- Emplear un driver para poder controlar MOSFETs de carburo de silicio y poder

trabajar con estos dispositivos en un circuito elevador de tensión. Dicho esto, debe

poder soportar los niveles de tensión, la frecuencia de conmutación y el aislamiento,

propios de este tipo de circuito.

- Los requisitos anteriores serán obtenidos en base a un estudio por simulación para

trabajar en un punto óptimo, en principio, en términos de eficiencia.

- Además, se valorará si se incluye un circuito para proporcionar alimentación

variable a los drivers teniendo en cuenta el aislamiento respecto al sistema de

control.

En cuanto a las especificaciones, solo se comenta a continuación las que el driver (o

circuito con el driver) debería cumplir, o aproximarse. Principalmente, son especificaciones

para poder atacar los MOSFET.

- El driver tiene que ser más rápido en tiempo de subida y de bajada que el MOSFET.

- Proporcionar a la puerta del MOSFET una tensión que permanezca entre los

valores máximos y mínimos que éste componente sea capaz de soportar sin

suponer su ruptura.

- Que tenga un buen aislamiento entre entrada y salida.

13

1.3. Métodos y procedimientos Partimos de un diseño y montaje previo de un circuito boost con MOSFET de silicio,

que forma parte de un proyecto anterior [1]. A partir de éste, se hace un cambio de

MOSFET y se optará por uno de carburo de silicio. Entonces, a partir de simulaciones se

observará su comportamiento en estas condiciones. Paralelamente, unas medidas

tomadas en laboratorio permiten analizar la validez del modelo de simulación.

Para considerar válidos los modelos de los MOSFET de SiC se comprobaran los

tiempos de subida y bajada de las tensiones de puerta, la tensión y corriente drenador-

surtidor con sus valores máximos, y la eficiencia. Siempre comparándolo con estas

primeras medidas en el caso de los tiempos de subida y bajada y eficiencia. Y con sus

especificaciones, el resto.

A partir de este punto, se analizaran distintas redes de adaptación que atacan a la

puerta del MOSFET, que se detallaran en el apartado 2.5.

1.4. Plan de trabajo A continuación, se presenta la lista de puntos que se han seguido en esta tesis para llegar

a los resultados finales. En el anexo A se dispone el diagrama de Gantt actualizado.

1. Lectura de documentación relacionada.

1.1. Tesis de máster [1]

1.2. Tipos de drivers de potencia [2]-[4]

1.3. Transistores MOSFET de carburo de silicio [5]-[8]

2. Búsqueda de modelos de drivers

2.1. Documentación de drivers

2.2. Modelos SPICE

3. Simulación y análisis de circuitos básicos (convertidor Boost DC-DC).

3.1. Variación de tensión de alimentación

3.2. Variación de frecuencia de conmutación

3.3. Variación de carga de salida

3.4. Variación de tensión de puerta-surtidor del MOSFET.

3.5. Variación de tensión drenador-surtidor del MOSFET.

4. Caracterización del driver para MOSFET SiC para un convertidor elevador

4.1. Simulación del driver cuando actúa sobre MOSFET de carburo de silicio (SiC)

14

4.2. Variación de los parámetros del driver (red de adaptación entre driver y puerta,

tensión de alimentación, frecuencia de conmutación,…) a fin de determinar el

punto de trabajo óptimo del sistema.

1.5. Desviaciones del plan inicial e incidencias En un principio, se había planificado una implementación final de un puente en H

con la circuitería investigada en este proyecto. Pero, después, se decidió profundizar con

sólo un tipo de circuito, el elevador de tensión. Este circuito ya iba a ser motivo de estudio

en este proyecto. Se quiere observar cómo funciona el MOSFET con alta intensidad en

conducción y alta tensión en bloqueo.

Una vez se precisó lo dicho en el párrafo anterior, se optó por hacer, también, el

montaje en una placa aunque siempre primero comprobando un correcto funcionamiento

en simulaciones con el software LTspice. Se montó un primer prototipo nuevo, con un

driver de AVAGO, con el fin de hacer las medidas con las distintas redes.

La principal desviación es la ausencia de montaje experimental para todos los

drivers bajo estudio, motivada por las dificultades encontradas en la simulación numérica:

búsqueda de modelos PSPICE, ajuste de parámetros y convergencia de las simulaciones

por las distintas escalas de tiempo utilizadas.

15

2. Estado del arte de la tecnología utilizada

Este apartado tiene el objetivo de hacer más entendedor este proyecto. Por este

motivo, se hace una descripción de la teoría básica necesaria para su desarrollo. Se tratará

tanto los principios básicos de un convertidor elevador de tensión como del MOSFET de

SiC y las formas de atacar su puerta con distintos circuitos.

2.1. Convertidor elevador de tensión Este convertidor es de tipo DC-DC, es decir, que se cambia el nivel de tensión de

entrada hacia un nivel de tensión de salida distinto, en este caso, a un mayor valor. Está

regulado por una señal PWM, que hace variar su tensión de salida según su ciclo de trabajo.

En la siguiente figura, se presenta el circuito en cuestión. En la figura 2-1 se representa el

circuito elevador con dispositivos ideales.

Figura 2-1. Circuito boost

Cuando el MOSFET está en modo conducción, el diodo pasa a estar en bloqueo.

El condensador de salida mantiene en sus bornes la tensión de salida que va

descargándose a través de la resistencia ROUT. Entonces la bobina está conectada entre

la tensión de entrada y masa a través de la resistencia interna del MOSFET, ya que el

transistor posee una resistencia interna, RDSon alrededor de unos centenares de mΩ.

Figura 2-2. Equivalente circuito boost con MOSFET encendido

Cuando la señal que ataca la puerta del MOSFET lo hace estar en bloqueo, no

conduce y permanece en circuito abierto. En ese momento es cuando el diodo entra en

conducción de corriente y hace que el inductor esté conectado entre la tensión de entrada

y la de salida.

16

Figura 2-3. Equivalente circuito boost con MOSFET apagado

Así pues, la relación final entre la tensión de entrada y la de salida en un caso ideal es:

𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉

=1

1 − 𝐷𝐷

En el caso real, se deben tener en cuenta los elementos parásitos de los

componentes. El principal componente que influye en la relación entre la tensión de

entrada y la de salida es la resistencia serie del inductor que provoca una bajada de tensión

a vistas de los bornes del inductor real. En la siguiente ecuación, se presenta la relación

entre salida y entrada en el caso real estacionario.

𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉𝑉

=1

(1 − 𝐷𝐷) ∗ (1 + 𝑅𝑅𝑏𝑏𝑏𝑏𝑏𝑏𝑏𝑏𝑏𝑏𝑏𝑏(1 − 𝐷𝐷)2 ∗ 𝑅𝑅𝑉𝑉𝑉𝑉𝑉𝑉)

2.2. MOSFET de carburo de silicio Los primeros dispositivos MOSFET que surgen con este material datan de la

década de los 80 aunque no es hasta los 90 que se producen los primeros MOSFET de

SiC de potencia [9]. Este compuesto químico tiene casi unas 250 formas cristalinas,

aunque las más típicas para estos dispositivos son 4H, 6H o 3C [11]-[12].

El transistor de SiC, tiene ciertas ventajas respecto el anterior de Si. Tiene una más

amplia band gap, lo que implica mejor respuesta dinámica y reduce la concentración de

portadores. Posee menor resistencia de conducción gracias a una menor anchura de la

región de drift. Además, su campo eléctrico permite bloquear más tensión. Una de las

propiedades más interesantes es su alta conductividad térmica, lo cual permite mayor

potencia y mejor disipación de calor.

Por el contrario, una de sus desventajas para su producción es su estabilidad

térmica, ya que no se deshace y a una temperatura superior a 2000ºK sublima. Es decir,

cambia de estado sólido a gaseoso. No se puede usar el mismo método que con el silicio

y entonces los cristales de carburo de silicio tienen un coste más elevado de síntesis [10].

17

2.2.1. Pérdidas en los transistores A pesar de los beneficios respecto el transistor de silicio, el MOSFET de carburo de

silicio también tiene pérdidas en su funcionamiento.

En la siguiente figura, se representa la corriente de drenador y la tensión de

drenador-surtidor de forma simplificada. En el caso izquierdo, es la transición ON-OFF. Y

en el otro, la transición OFF-ON. En el caso ideal, cuando tensión o corriente estén en cero,

la otra estaría en su valor máximo y, cuando hubiera la transición, pasaría a invertirse. Si

ocurriera así, con una transición perfecta, la potencia disipada en el transistor sería nula,

ya que siempre habría una de éstas con valor cero.

Figura 2-4. Transición ON-OFF y transición OFF-ON

Por otro lado, también hay que tener en cuenta las pérdidas por conducción y por

bloqueo. Cuando el MOSFET conduce, por éste circula una corriente. Como tiene una

resistencia asociada entre el drenador y el surtidor, se disipa potencia en esta resistencia

(RDSon) mientras el dispositivo conduce. A misma corriente, se disipa menos potencia si la

RDSon es más pequeña. Estas pérdidas aumentarán a medida que el ciclo de trabajo sea

mayor ya que esto supone que el MOSFET conduzca durante más tiempo por cada ciclo

de conmutación. Si dicha resistencia fuera de 0.1Ω y una corriente de 20A, la potencia

disipada en esta porción temporal llegaría a ser de 40W.

En cambio, las pérdidas por bloqueo tienden a ser menores. El transistor se

encuentra en circuito abierto y, por tanto, no circula casi corriente. Como el propósito es

elevar a mayores valores de tensión, el tiempo en bloqueo es menor. Así, es muy difícil

que el dispositivo disipe energía. Por ejemplo, en el transistor C2M0080120D, la corriente

que circula entre drenador y surtidor en bloqueo puede llegar a ser de hasta 1mA. En este

espacio temporal, poco más de 1W se disiparía si la tensión bloqueada fuera de 1200V.

18

2.2.2. Dispositivos disponibles en el mercado A continuación, se muestra una tabla con algunos de los distintos MOSFET de

carburo de silicio que se están comercializando en la actualidad.

Todos pueden bloquear 1200V cuando no están conduciendo, pero son capaces

de soportar distintas corrientes. Básicamente, varían en este caso por sus distintas

resistencias drenador-surtidor.

Disponemos, para futuras medidas, de los dos primeros MOSFET de ROHM y de

3 de los de CREE (CMF20120D, C2M0080120D, C2M0040120D). Cada uno de estos

transistores posee su modelo SPICE, que proporciona el propio fabricante.

2.2.3. Dispositivo utilizado en el proyecto En el proyecto nos basamos principalmente en el MOSFET C2M0080120D de

CREE. A pesar de trabajar con este, en el apartado 4.3 del proyecto también se compara

con otros de los MOSFET de carburo de silicio.

2.3. Diodo Schottky Los diodos Schottky no son como los de unión PN. Su unión es entre metal y

semiconductor. Esto implica que la corriente de conducción sólo proviene de electrones

inyectados del semiconductor tipo N hacia el metal.

Este tipo de diodos, respecto los de unión PN, [10] tienen más capacidad de

soportar mayor intensidad de corriente y menor VF a altas tensiones de breakdown. En los

diodos Schottky de silicio, la tensión de rotura puede llegar a ser de 100V [13]-[14]. Su

Drain current

Vds Vgs MAX Continuous Rds-on

LOW HIGH T=25º T=100º Rise time Fall time MIN MAX T=25ºC T=150ºC

ROHM SCT2080KE 1200V -6V 22V 40A 28A 36ns 22ns -55º 175º 80mΩ

SCH2080KE 1200V -6V 22V 40A 28A 33ns 28ns -55º 175º 80mΩ

SCT2160KEC 1200V -6V 22V 22A 16A 25ns 27ns -55º 175º 160mΩ

CREE C2M0040120D 1200V -10V 25V 60A 40A 52ns 34ns -55º 150º 40mΩ 84mΩ

C2M0025120D 1200V -10V 25V 90A 60A 32ns 28ns -55º 150º 25mΩ 43mΩ

CMF20120D 1200V -5V 25V 42A 24A 38ns 24ns -55º 135º 80mΩ 120mΩ

C2M0080120D 1200V -10V 25V 36A 24A 20ns 19ns -55º 150º 80mΩ 128mΩ

Tabla 2-1. Ejemplo de MOSFET de SiC

19

transición ON-OFF es muy rápida debido a que durante el estado ON no se almacena

carga en ellos porque no se inyectan agujeros en el semiconductor (cargas positivas). En

el diodo de unión PN, la corriente de retorno en esta transición, provoca pérdidas en los

otros componentes del sistema [10].

Corriente máxima de conducción

Tensión inversa máxima

Tensión en conducción

Temperatura máxima

Temperatura mínima

CREE C4D10120E 10A 1200V 1.8V +175ºC -55ºC

C4D15120A 15A 1200V 1.8V +175ºC -55ºC

C4D20120A 20A 1200V 1.8V +175ºC -55ºC

C4D30120D 43A 1200V 1.8V +175ºC -55ºC

INFINEON IDH05S120 5A 1200V 1.8V +175ºC -55ºC GENESIC GAP3SLT33-214 0.3A 3300V 2.2V +175ºC -55ºC

Tabla 2-2. Ejemplo de diodos Schottky comerciales de carburo de silicio

2.4. Tipos de drivers Con el driver, necesitamos conseguir aislamiento eléctrico entre su entrada y el

circuito de potencia, así altas tensiones e intensidades no tendrán efecto en la señal de

control del driver. Un primer paso para conseguir este propósito es tener masas aisladas

entre sí. Y para separar, se necesita un circuito, que tiene varias variantes con unas

ventajas y/o inconvenientes [2].

Primero, el circuito aislado con transformador. Es uno de los que más aíslan

eléctricamente pero tiene la restricción sobre el ciclo de trabajo, ya que no se puede saturar

el núcleo de dicho transformador. A pesar de esto, hay variantes para poder usar grandes

ciclos de trabajo [2].

En segundo lugar, con un opto-acoplador. En este caso separa ópticamente las dos

etapas y es una de las opciones más usadas. Tiene un bajo coste y se puede trabajar

generalmente hasta los 1700V en la etapa de potencia.

En nuestro caso, se usaría para el montaje el driver HCPL-316J con unos tiempos

de subida y bajada de unos 100ns. Su intensidad máxima de salida es de 2.5A, de aquí

la razón de poner también una red push-pull a su salida, para obtener más pico de tensión

además de mayor corriente nominal. Además, es frecuente que algunos de estos drivers

tengan una salida llamada FAULT por si hay algún problema en el sistema. Entonces se

avisa con esta señal a la placa de control.

En el mercado hay drivers con estos tipos de aislamientos. En el siguiente cuadro,

se encuentra un pequeño resumen de distintos dispositivos con aislamiento integrado.

20

Vo+ - Vo-

Maximum Peak Insulation

MIN MAX Output Current

Rise Time

Fall Time

Max Voltage

FAULT protection

Tipo de aislamiento

AVAGO HCPL-316J 15V 30V 2.5A 100ns 100ns 1200V YES Óptico

ACPL-P346 10V 20V 2.5A 30ns 30ns 891V NO Óptico

ACPL-W346 2.5A 1140V NO Óptico

ACPL-H342 15V 30V 2.5A 22ns 18ns 891V NO Óptico

ACPL-K342 15V 30V 2.5A 22ns 18ns 1140V NO Óptico

ROHM BM60014FV-C 10V 24V 3A 50ns 50ns 2500V YES Transformador

BM60051FV-C 9V 24V 5A 50ns 50ns 2500V YES Transformador

BM6105FW-LBZ 28V 4.5A 100ns 100ns 2500V YES Transformador



INFINEON 1EDI20IN12AF 10V 35V 2A 30ns 30ns 1200V NO Transformador coming soon 1EDI60IN12AF 10V 35V 6A 30ns 30ns 1200V NO Transformador

ANALOG DEVICES ADUM1233 0.1A 25ns 25ns 700V NO Transformador

FAIRCHILD FOD8383 15V 30V 2.5A 35ns 25ns 1414V NO Óptico

FOD8333 15V 30V 2.5A 50ns 50ns 1414V YES Óptico

FOD8332 15V 30V 2.5A 50ns 50ns 1414V YES Óptico SILICON LABS Si826x 4A 20ns 15ns 5000V NO Óptico

Tabla 2-3. Ejemplo de drivers.

2.5. Redes de adaptación de la puerta del MOSFET Las redes de adaptación que se introducen en este apartado tienen el objetivo de

mejorar la respuesta del MOSFET, es decir, mejores tiempos de subidas, formas de onda

de la puerta monótonas [3]. No se opta por unas redes más grandes, debido a su

complejidad de gestión y por un sobrecoste añadido por mayor número de componentes

[15] [16].

2.5.1. Red resistiva Constituida por una resistencia conectada a la puerta del transistor. Con su

variación se consigue que la intensidad en la puerta sea mayor o menor, tanto en la

transición ON-OFF como la OFF-ON. A mayor valor de resistencia, menor intensidad, sin

olvidar que el MOSFET siempre posee una resistencia interna de puerta. Las dos

siguientes redes (apartados 2.5.2 y 2.5.3) mantienen esta resistencia. Además, la corriente

de turn-off aún fluye de retorno por la resistencia de ataque hacia el driver, lo cual es un

inconveniente añadido ya que el driver podría ser dañado si no tiene protección frente a

ello.

21

2.5.2. Red resistiva con diodo anti-paralelo En este caso, se conecta un diodo en paralelo a la resistencia pero con el ánodo

conectado a la puerta. Así se consigue tanto ajustar la velocidad de encendido (turn-on

speed) con el valor de la resistencia, como mejorar el retardo de apagado. Esta solución

tampoco elimina el problema del retorno de corriente hacia el driver pero en este caso

circula por el diodo que está conectado entre driver y puerta. No proporciona ningún

camino alternativo que no llegue al driver.

En el encendido, la corriente circula por la resistencia ya que el diodo bloquea la

corriente que circula del driver a la puerta. En el apagado, la corriente circula de la puerta

hacia el driver y entonces circula por el diodo.

Figura 2-5. Red resistiva con diodo anti-paralelo

2.5.3. Red resistiva con transistor PNP y diodo El circuito de la figura 2-6 muestra la red resistiva con transistor PNP y diodo.

Figura 2-6. Red resistiva con transistor PNP y diodo

La resistencia limita la velocidad de encendido y el diodo proporciona el trazado por

donde tiene que circular la corriente para atacar la puerta del MOSFET. Cuando éste está

en conducción y tiene que pasar a bloqueo, entonces la puerta y el surtidor son

cortocircuitados gracias al transistor BJT tipo PNP. Así se consigue que la corriente de

22

puerta no regrese al driver ya que el diodo está en bloqueo también. La principal contra

que tiene, es que no consigue que la tensión de la puerta llegué totalmente a 0V debido a

la tensión Vbe, en el caso que se use 0V como nivel bajo de tensión de ataque a la puerta.

Idealmente, cuando el diodo conduce, el modelo del circuito sería el de la figura 2-

7. Al cortocircuitarse el emisor y la base del transistor, este permanece en circuito abierto.

Figura 2-7. Red resistiva con transistor PNP en bloqueo y diodo en conducción.

En el caso que el diodo está en bloqueo, el circuito de la figura 2-8 nos muestra

cómo sería la funcionalidad en este caso. El transistor se satura y entre sus pines se

mantiene una relación de tensiones.

Figura 2-8. Red resistiva con transistor PNP en saturación y diodo en bloqueo.

2.6. Alimentación del driver Para proporcionar dos alimentaciones distintas al driver debemos configurar un

circuito. El más fácil (y usado en las simulaciones) es conectarlo directamente a dos

23

fuentes de tensión distintas. Pero en el caso real, no debería ser así, ya que debemos partir

de una sola fuente. El método pensado para hacer esta tarea consiste en un transformador.

En el primario se conecta a la tensión proporcionada (+12V) y en las dos ramas del

secundario se obtendrán una tensión positiva y negativa. El puente de diodos es para

convertir la señal cuadrada que hay el secundario a una señal continua.

Para poder tener distintas tensiones en la salida en cada rama del secundario, se

debe modificar el ciclo de trabajo del transformador, con un valor máximo de 50%. Al

bajarlo, se debe equilibrar con un tiempo sin señal, ni negativo ni positivo, para no saturar

el transformador. Por ejemplo, si se baja al 40% el positivo, entonces el negativo también

y el 20% restante está con ningún de los dos conectados.

Figura 2-9. Circuito con el que se proporcionarían las dos alimentaciones al driver

En la figura 2-10, se presenta como sería un ejemplo con las señales PWM para

activar cada MOSFET cuando el ciclo de trabajo fuera del 10% para cada dispositivo. En

la figura 2-11, sería con un 30% de ciclo de trabajo. Se observa cómo se puede modificar

la tensión positiva y al mismo tiempo, la negativa. En el primer caso, la alimentación sería

15.5V/-4.3V, y en el segundo, +19.3V/-4.8V

24

Figura 2-10 Tensión que sería la alimentación para la salida del driver con un ciclo de trabajo del 10%.

Figura 2-11 Tensión que sería la alimentación para la salida del driver con un ciclo de trabajo del 30%.

25

3. Metodología y desarrollo del proyecto

3.1. Pasos para las simulaciones y su análisis En general, las simulaciones se hacen variando ciertos parámetros como

frecuencia de conmutación, tensión positiva y negativa del driver, entre otros. Dichas

simulaciones se redactan en una NETLIST y se ejecutan en LTspice. Una vez simuladas,

se exportan los datos a MATLAB para hacer los cálculos pertinentes por ejemplo de

eficiencia, tiempos de subida y bajada, diferencias de tensión entre nivel alto y bajo. Y con

los análisis hechos, se exportan ahora a Excel para poder construir unas tablas y

posteriores gráficos.

En la siguiente cuadrícula, un ejemplo de una de estas tablas, sin todas las

columnas de los cálculos realizados.

Vcc2 -Vee2 Duty Vin (V) Pin (W) Vout Pout Efficiency 24 0 0.4 30 -98.26812 48.94718 95.833047 97.522012 22 0 0.4 30 -98.26023 48.943555 95.818853 97.515397 20 0 0.4 30 -98.250015 48.939225 95.80191 97.50829 18 0 0.4 30 -98.23791 48.933665 95.780138 97.498143 24 2 0.4 30 -98.132145 48.915935 95.710753 97.532519 22 2 0.4 30 -98.11599 48.9105 95.68948 97.526897 20 2 0.4 30 -98.09778 48.90404 95.6642 97.519231 18 2 0.4 30 -98.07207 48.895865 95.63222 97.512186 24 4 0.4 30 -98.03556 48.8949 95.62845 97.544656 22 4 0.4 30 -98.01639 48.888765 95.604449 97.539247 20 4 0.4 30 -97.99143 48.881275 95.575162 97.534205 18 4 0.4 30 -97.96149 48.872005 95.53893 97.527028

Tabla 3-1. Ejemplo parcial de los resultados de una simulación

En el caso de las simulaciones ejecutadas para esta tabla, se han hecho variar la

alimentación positiva y la negativa del driver, con una tensión de entrada del boost de 30V

y un ciclo de trabajo del 40%. Además, se había calculado las pérdidas del MOSFET por

ciclo, sus tiempos de subida y bajada, pero han sido omitidos para la tabla aquí presentada.

3.2. Validación de modelo de MOSFET En este punto, se comprueba que el modelo del MOSFET de SiC sea válido, para

después poder hacer las distintas situaciones de redes de ataque al MOSFET sólo con

simulaciones.

26

3.2.1. Medidas experimentales Partimos de un circuito boost mostrado en la siguiente figura.

Entonces se hacen una serie de medidas con las siguientes condiciones:

- La fuente de tensión de entrada es el modelo Genesys de hasta 10kW. La tensión

máxima que proporciona es de 600V y su corriente máxima es 17 A. - El inductor de entrada es de 1.5 mH y resistencia serie de 0.32380 Ω a 50Hz - Diodo de carburo de silicio tipo Schottky y referencia C4D20120A. - Condensador de salida: tipo MKP de 800uF / 800V. Resistencia ESR de 10mΩ. - Se dispone de dos disipadores (uno para el diodo y otro para el Mosfet) tipo 47DN-

01000-A-200 de H S MARSON con una resistencia térmica de 1.7ºC/W Y cada uno

de los disipadores tiene asociado un ventilador tipo EB60251B2-0000-A99 de

SUNON alimentado a 12V. - La carga de salida es electrónica: DC-Load 63804 de Chroma con características

en DC de 500V y 45A. - Los transistores BJT usados en este caso son MJD44H11G (NPN) y MJD45H11G

(PNP), no son tan rápidos como el MOSFET. El tiempo de retraso y subida, para el

NPN es de 300ns y para el PNP, de 140ns. Y el tiempo de bajada, de 140ns y

100ns respectivamente. - La tensión de entrada es 120V y la de salida, 450V, con un ciclo de trabajo de

73.3%. Y la carga de salida es de 135Ω. Así, el MOSFET bloqueará unos 450V y

Figura 3-1. Circuito boost para las medidas experimentales y simulaciones

27

cuando conduzca, le pasará una corriente de unos 12.5 A. De este modo, se trabaja

con una potencia de cerca de 1500W. - El MOSFET usado es del fabricante CREE. El modelo es C2M0080120D. - Las resistencias de puerta, en este caso son 3.9Ω para la transición OFF-ON y

2.2Ω para la ON-OFF.

Los parámetros que se hacen variar son la frecuencia y las tensiones positivas y

negativas de ataque al MOSFET. Y aquí las medidas de las eficiencias con las variaciones

hechas.

Figura 3-2. Eficiencias experimentales con alimentación negativa de 0V

Figura 3-3. Eficiencias experimentales con alimentación negativa distinta de 0V

94,00000

94,50000

95,00000

95,50000

96,00000

96,50000

97,00000

97,50000

98,00000

20000 40000 60000 80000 100000

Vpos=18.9V, Vneg=0V

Vpos=20.5V, Vneg=0V

Vpos=22.1V, Vneg=0V

Vpos=22.6V, Vneg=0V

94,50000

95,00000

95,50000

96,00000

96,50000

97,00000

97,50000

98,00000

20000 40000 60000 80000 100000

Vpos=17.5V, Vneg=-2.9V




28

En estos gráficos se observa cómo a medida que se aumenta la frecuencia de

conmutación, las pérdidas del circuito también aumentan, principalmente debido a que las

pérdidas del MOSFET son mayores.

Figura 3-4. Comparación entre peor caso con alimentación positiva a cero y mejor caso positiva a negativa.

A mayor diferencia de tensión entre el nivel bajo de tensión y el alto en la puerta del

MOSFET, la eficiencia crece. Pero para ser más concretos, centrándonos en los casos de

que la tensión positiva es 20.5V y la negativa cero, y el otro caso de tensión positiva 17.5V

y negativa -2.6V, cuyas diferencias de tensión solo varían 0.1V (con tensión negativa

distinta de cero es menor la diferencia), se obtiene un mejor rendimiento gracias a dicha

tensión negativa.

29

Por lo que se refiere a la señal de subida y bajada de la tensión de puerta, tanto en

la subida como en la bajada, aparecen oscilaciones.

Figura 3-5. Caso a 100kHz. Izquierda: alimentación +22.6V/0V. Derecha: +22.3V/-3.8V. Naranja: tensión de puerta. Verde: corriente en la bobina

3.2.2. Medidas de las simulaciones Con el mismo circuito, se han hecho las simulaciones con los modelos SPICE

proporcionados por los propios fabricantes de cada componente. Al comparar directamente

cada simulación con su respectiva medida experimental, queda probado que las

simulaciones son más pesimistas por lo que hace a la eficiencia total del montaje. En la

figura 3-6 se compara el mejor caso con cada tipo de alimentación negativa (a cero o no).

También queda plasmado que con alimentación negativa distinta a cero, el rendimiento

mejora.

Figura 3-6. Eficiencias de las simulaciones con alimentación negativa de 0V

92,5

93

93,5

94

94,5

95

20000 30000 40000 50000 60000 70000 80000 90000 100000

Vpos=18.9V,Vneg=0VVpos=20.5V,Vneg=0VVpos=22.1V,Vneg=0V

30

Figura 3-7. Eficiencias de las simulaciones con alimentación negativa distinta de 0V

Figura 3-8. Comparación de los mejores casos de rendimiento entre casos simulados y experimentales.

La diferencia que se observa es básicamente en un offset, ya que tienen la misma

inclinación de pendiente respecto la frecuencia con la misma alimentación.

93

93,5

94

94,5

95

95,5

20000 30000 40000 50000 60000 70000 80000 90000 100000

Vpos=17.5V,Vneg=-2.9VVpos=19.1V,Vneg=-3.2VVpos=20.7V,Vneg=-3.5V

92,00

93,00

94,00

95,00

96,00

97,00

98,00

20000 40000 60000 80000 100000

Efic

ienc

ia

Frecuencia

Mejores casos de eficiencia

Experimental. Vpos=22.3V,Vneg=-3.8V

Experimental. Vpos=22.6V,Vneg=0V

Simulado. Vpos=22.3V,Vneg=-3.8V

Simulado. Vpos=22.6V,Vneg=0V

31

Por tanto, usar estos modelos nos dará unos resultados en las simulaciones a priori

con menor eficiencia. A partir de este punto, se procederá a usar las redes de adaptación

con el objetivo de observar qué influencia tienen en la eficiencia.

3.3. Uso de las redes de adaptación En total, se probarán un total de 9 redes que parten de las tres explicadas en el

apartado 2.5. A continuación se comenta los motivos de la elección de cada elemento de

dichas redes.

En primer lugar, cada red posee una resistencia. Dicha resistencia determinará el

pico máximo de intensidad con la que se atacará el MOSFET, lo cual influye en los tiempos

de subida y bajada. Según si el valor es mayor o menor [17] tiene unas repercusiones en

los parámetros del MOSFET. Cuánto más pico de intensidad, menores tiempos de subida

y bajada. Pero esta intensidad no debe superar la máxima que dé el driver (en caso de que

no se usara una etapa push-pull). En la siguiente fórmula, hay la relación de intensidad

que atacará la puerta, en la que se tiene en cuenta la resistencia interna del MOSFET. En

el OFF-ON será positiva, y en ON-OFF, negativa.

𝐼𝐼𝑔𝑔𝑏𝑏𝑔𝑔𝑔𝑔 = 𝑉𝑉𝑔𝑔(𝑂𝑂𝑂𝑂) − 𝑉𝑉𝑔𝑔(𝑂𝑂𝑂𝑂𝑂𝑂)

𝑅𝑅𝑔𝑔(𝑏𝑏𝑏𝑏𝑔𝑔) + 𝑅𝑅𝑔𝑔(𝑔𝑔𝑒𝑒𝑔𝑔)

A menor resistencia, menores pérdidas en las transiciones ON-OFF y OFF-ON,

pero aparecen más EMI (interferencias electromagnéticas) y mayor sobre-pico de tensión.

En realidad, depende de la intensidad de pico de ataque a la puerta, ya que los cambios

anteriores se ven afectados por ella (modificando las tensiones de puerta y/o el valor de la

resistencia).

Los valores máximo y mínimo de tensión de ataque del MOSFET estarán situados,

como mucho, entre +25V/-5V. Y la resistencia interna de puerta del dispositivo usado es

de 5Ω. Con la etapa push-pull que precede la puerta, se puede atacar hasta 8A. Aunque

con la resistencia de entrada sola, ya no se puede llegar hasta esta corriente.

Además, hay un valor mínimo para que no haya oscilación [3]. Si la resistencia tiene

un menor valor, aparecerán más picos en las transiciones, y si es mayor, será amortiguada

la subida, es decir, más lenta. Viene determinada por los componentes del circuito de la

puerta que son resonantes, extraídos de los datasheets y de modelos SPICE.

32

Figura 3-9. Modelo de los elementos resonantes de la puerta del MOSFET

𝑅𝑅𝑔𝑔𝑔𝑔𝑉𝑉𝑔𝑔𝑚𝑚𝑏𝑏𝑏𝑏 ≥ 2 ∗ 𝐿𝐿𝐺𝐺,𝐸𝐸𝐶𝐶𝐼𝐼𝐼𝐼𝐼𝐼

− (𝑅𝑅𝐷𝐷𝐷𝐷𝐷𝐷 + 𝑅𝑅𝐺𝐺,𝐼𝐼𝑂𝑂𝐼𝐼)

En nuestro caso, RDRV se puede despreciar ya que tenemos una red push-pull.

Resistencia

interna Inductor LG,E=

LS+LLoop Condensador CISS Rgatemin

C2M0080120D 4.6 Ω 9 nH 950 pF 1.55 Ω

Tabla 3-2. Valores de los componentes pasivos internos del MOSFET y la resistencia óptima

Para observar cambios en las transiciones y eficiencia, usaremos tres resistencias

comerciales: 2.2Ω, 4.7Ω y 10Ω.

En segundo lugar, hacemos mención del diodo de las dos redes. En los dos casos,

este dispositivo empezará a conducir en el momento que la tensión entre su ánodo y cátodo

sea mayor que su tensión VF. En caso contrario, permanece en bloqueo. Sólo conduce en

las transiciones. Por ejemplo, en el caso del diodo anti-paralelo, sólo conduce en la

transición ON-OFF, pero en la otra red el diodo conduce en la transición OFF-ON. En

conducción debe poder aguantar el pico máximo de corriente. Cuanto más rápido sea este

diodo y menor tensión VF, antes se activará o desactivará el MOSFET.

Para la última red, nos hace falta un transistor PNP. Su tensión de saturación entre

colector y emisor tendría que ser lo más cercana a cero. Así, la tensión de la puerta

mientras el MOSFET está en bloqueo, sería prácticamente masa. Además, el transistor

PNP, cuanto más rápido conmute antes conectará al MOSFET a masa.

33

4. Resultados de las simulaciones con C2M0080120D

En este punto, se presentan los resultados obtenidos con las simulaciones

realizadas. Hay dos grandes apartados diferenciados por las tensiones con las que

trabajan. También, a parte de hacer las simulaciones con los modelos de los componentes

que poseemos, se hace las mismas pero con componentes más idealizados. Los

transistores BJT se cambian por unos de más rápidos para ver qué efecto produciría en la

eficiencia si usáramos este tipo de transistores, ya que disponemos de unos más rápidos

pero sin modelo SPICE. Además, se hace que el tiempo de subida y bajada de la señal

proveniente del driver sea más rápida que lo que el driver proporciona y que cambie de

nivel bajo a alto en 20ns. En teoría los BJT no pueden ir a esta velocidad, pero el modelo

sí que lo consigue. Así pues, podemos ver qué ocurriría con unos supuestos BJT rápidos

y no ideales y unos que sí que son ideales.

Como novedad, sólo se simulará para obtener únicamente la eficiencia máxima en

cada caso, sin tener en cuenta las pérdidas del inductor y condensador, y sin casos

extremos de temperatura. Así veremos las pérdidas debidas únicamente al diodo y al

MOSFET. También disponemos de otro montaje físico de un circuito Boost con un

condensador e inductor distintos, que eran los que inicialmente iban a usar para estas

medidas experimentales, son los que serán simulados aquí.

En los dos apartados, hay unos parámetros que se hacen variar pero que no

cambian entre el circuito de baja y el de alta tensión. Son las tensiones de ataque a la

puerta del MOSFET, las resistencias de puerta usadas y la frecuencia de conmutación.

Las alimentaciones usadas para el driver no superan en ningún caso los límites

máximos que la puerta del MOSFET es capaz de aguantar.

+24V/0V +22V/0V +20/0V +18V/0V

+24V/-2V +22V/-2V +20/-2V +18V/-2V

+24V/-4V +22V/-4V +20/-4V +18V/-4V

Tabla 4-1. Alimentación de las distintas simulaciones para el driver

4.1. Elevador en baja tensión En este primer circuito de la figura 4-1, se trabaja con una baja tensión de 30V y

una resistencia de salida de 25 ohmios. Las simulaciones que se realizan en este punto,

son modificando las tensiones positivas y negativas de ataque al MOSFET, el uso de 3

resistencias distintas en la red adaptativa y cuatro ciclos de trabajo distintos: 40%, 50%,

34

75%, 80%. Y la frecuencia de conmutación es 20kHz, fuera del rango auditivo humano. En

la tabla 4-2 se presenta las tensiones de salida, corriente y potencia de trabajo para cada

ciclo de trabajo.

Ciclo de trabajo VIN IIN VOUT IOUT POUT

50% 30V 4.8A 60V 2.4A 144W

60% 30V 7.5A 75V 3A 225W

75% 30V 19.2A 120V 4.8A 576W

80% 30V 30A 150V 6A 900W

Tabla 4-2. Valores de tensiones, corrientes y potencia para cada ciclo de trabajo en el caso ideal. Tensión de entrada 30V

Las tablas con todas las simulaciones se encuentran en el anexo B.

Figura 4-1. Circuito elevador en baja tensión

4.1.1. Eficiencia con red resistiva Observamos que a mayor resistencia, menor eficiencia en cualquiera de los ciclos

de trabajo. Y si aumentamos éste último, también decae el rendimiento. Lo que hace que

no decaiga tanto la eficiencia del circuito boost es la alimentación del driver. A mayor

diferencia entre positivo y negativo, mejor resultados. En ninguno de los casos (véase

anexo B) se supera el 97.6%, ni con las otras redes.

La tendencia de la eficiencia según los parámetros comentados en el anterior

párrafo se corresponde también con las otras redes. En todas las redes, a mayor

resistencia, menor eficiencia.

4.1.2. Eficiencia con red resistiva con diodo anti-paralelo Responde de una forma parecida a la anterior red y mejora la eficiencia respecto a

sólo tener una resistencia sin diodo anti-paralelo. Es meramente superfluo, ya que la

35

diferencia no supone ni un 0.01% entre las dos redes. Esta red supone una mejora de la

rapidez de la transición ON-OFF ya que la resistencia de entrada de la puerta pasa a ser

únicamente su resistencia interna, sin la resistencia externa.

4.1.3. Eficiencia con red resistiva con transistor PNP y diodo A diferencia de las otras redes, cuando miramos la eficiencia con los modelos de

los componentes reales, se mejora si usamos 0V como tensión negativa de ataque al

MOSFET pero igualmente, con una mayor diferencia respecto la tensión positiva. Solo en

estos casos se consigue mayor rendimiento comparándolo con las otras dos redes. En

cambio, con los componentes idealizados, mejora si usamos -4V, entre el 0.03% y el

0.07%.

4.1.4. Forma de onda de la tensión VGS En las dos siguientes figuras hay las formas de onda de las transiciones del

transistor. En cada columna hay una red distinta. De izquierda a derecha son la resistiva,

la red resistiva con el diodo anti-paralelo, y la última, con el transistor PNP y el diodo. Cada

fila es para diferenciar las alimentaciones negativas: 0V, -2V y -4V. La resistencia usada

en estas redes es de 2.2Ω, con el ciclo de trabajo del 75%. Con una resistencia mayor, los

tiempos de subida y bajada serían aún más lentos.

Alimentación positiva

Alimentación negativa

Color

24V 0V

22V 0V

20V 0V

18V 0V

24V -2V

22V -2V

20V -2V

18V -2V

24V -4V

22V -4V

20V -4V

18V -4V

Tabla 4-3. Leyenda para las figuras 4-2, 4-3, 4-8, 4-9, 4-12 y 4-13.

36

En la transición OFF-ON (figura 4-2), aparece una sobretensión en medio del

aumento de tensión en la puerta, debido a la carga asociada al MOSFET. En los dos

primeros casos de las redes resistiva y resistiva con el diodo anti-paralelo, con más

diferencia de tensión, más se acerca a cero esta parecida discontinuidad en la tensión de

la puerta, ya que se le ataca con más intensidad. Por otro lado, con la red resistiva con el

transistor PNP y diodo, cuanta más tensión negativa, menos se acerca a cero esta

oscilación, aunque esto se ve deteriorado con un decremento del tiempo de subida y

retraso.

En las señales de tensión durante el tiempo de bajada (figura 4-3), se observa cómo

disminuyen de una forma parecida entre ellas, pero que aparece como una oscilación

amortiguada. Con la red resistiva con el transistor PNP y el diodo se disminuye esta

protuberancia en la tensión de puerta. Se nota más el efecto cuando la alimentación

negativa es -4V.

Figura 4-2.Tensión de puerta en la transición OFF-ON. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo.

37

Figura 4-3. Tensión de puerta en la transición ON-OFF. El valor de la resistencia es 2.2Ω. De izquierda a

derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo.

4.2. Elevador en alta tensión En este segundo circuito, pasamos a trabajar en una mayor tensión (200V) y con

una resistencia de 200 ohmios. En este caso, se lleva el transistor más hacia su

funcionalidad extrema y más parecida a sus condiciones reales de funcionamiento en la

práctica. El ciclo de trabajo de las simulaciones es 60%, 70% y 80%. En todos los casos

se ha procedido a simular también con una etapa push-pull con unos transistores más

rápidos (idealizados por LTspice) y el diodo y PNP de la red también idealizados.

Ciclo de trabajo VIN IIN VOUT IOUT POUT

60% 200V 6.25A 500V 2.5A 1250W

70% 200V 11.1A 666.66V 3.33A 2222W

80% 200V 25A 1000V 5A 5000W

Tabla 4-4. Valores de tensiones, corrientes y potencia para cada ciclo de trabajo en el caso ideal. Tensión de entrada 200V

38

Figura 4-4. Circuito elevador en alta tensión

4.2.1. Eficiencia con red resistiva Al aumentar el ciclo de trabajo, como bien se ha ido comentando en distintos

apartados de esta memoria, la eficiencia cae. Y con un valor mayor de resistencia también.

Gracias a una mayor diferencia de tensión entre positivo y negativo de ataque al MOSFET,

se consigue un progreso en el rendimiento. Los siguientes casos máximos, son con el

ciclo de trabajo del 60%.

Aquí, la eficiencia ya roza el 100%. En este caso, con la polaridad +24V/-4V se

consigue el máximo de la red: el 99.53%. Con esta red y el ciclo de trabajo al 80%, el

rendimiento disminuye hasta el 98.74%. No olvidemos que es sin las pérdidas del inductor

y a temperatura ambiente. Solo intervienen las pérdidas del MOSFET y del diodo.

Podemos observar como en casi todos los casos, cuando se usan BJT idealizados,

las eficiencias mejoran aunque no de una forma muy notable. En el último caso, con el

80% de ciclo de trabajo, se está trabajando con potencias alrededor de los 5kW. Una

diferencia entre rendimientos de alrededor del 0.1-0.2% supone entre 5W y 10W de

variación en la potencia de salida.

39

4.2.2. Eficiencia con red resistiva con diodo anti-paralelo Como tiene un funcionamiento parecido a la red resistiva, encontramos su máximo

rendimiento con +24V/-4V. En este caso se consigue la mayor de todas, con 99.54%. Si

observamos el mismo caso con el ciclo de trabajo del 80%, decrece el rendimiento hasta

el 98.75%. Con las simulaciones ideales, el rendimiento tiene la misma tendencia que en

los casos reales, pero con mayor eficiencia.

98,398,35

98,498,45

98,598,55

98,698,65

98,798,75

98,898,85

98,998,95

9999,05

99,199,15

99,299,25

99,399,35

99,499,45

99,599,55

D=60

%D=

60%

D=60

%D=

60%

D=60

%D=

60%

D=60

%D=

60%

D=60

%D=

60%

D=60

%D=

60%

D=70

%D=

70%

D=70

%D=

70%

D=70

%D=

70%

D=70

%D=

70%

D=70

%D=

70%

D=70

%D=

70%

D=80

%D=

80%

D=80

%D=

80%

D=80

%D=

80%

D=80

%D=

80%

D=80

%D=

80%

D=80

%D=

80%

0V 0V 0V 0V -2V -2V -2V -2V -4V -4V -4V -4V 0V 0V 0V 0V -2V -2V -2V -2V -4V -4V -4V -4V 0V 0V 0V 0V -2V -2V -2V -2V -4V -4V -4V -4V

24V22V20V18V24V22V20V18V24V22V20V18V24V22V20V18V24V22V20V18V24V22V20V18V24V22V20V18V24V22V20V18V24V22V20V18V

Eficiencia con red resistivaRgate= 2.2Ω Rgate= 4.7Ω Rgate= 10Ω IDEAL. Rgate= 2.2Ω IDEAL. Rgate= 4.7Ω IDEAL. Rgate= 10Ω

Figura 4-5. Eficiencia del circuito boost con entrada a 200V. Red adaptativa resistiva.

40

4.2.3. Eficiencia con red resistiva con transistor PNP y diodo Con esta red se consigue llegar como mucho a 99.519%, con la alimentación

+24V/0V. Y con el 80% de ciclo de trabajo, sería de 98.67%. Esto nos permitiría una menor

complejidad en la circuitería, ya que no sería necesario la doble alimentación para el driver.

Centrándonos más en la gráfica, en cada ciclo de trabajo hay la tendencia que a más

diferencia de tensión de ataque a la puerta, mejor rendimiento, con la excepción del caso

máximo ya citado en las líneas precedentes.

98,398,35

98,498,45

98,598,55

98,698,65

98,798,75

98,898,85

98,998,95

9999,05

99,199,15

99,299,25

99,399,35

99,499,45

99,599,55

D=60

%

D=60

%

D=60

%

D=60

%

D=60

%

D=60

%

D=60

%

D=60

%

D=60

%

D=60

%

D=60

%

D=60

%

D=70

%

D=70

%

D=70

%

D=70

%

D=70

%

D=70

%

D=70

%

D=70

%

D=70

%

D=70

%

D=70

%

D=70

%

D=80

%

D=80

%

D=80

%

D=80

%

D=80

%

D=80

%

D=80

%

D=80

%

D=80

%

D=80

%

D=80

%D=

80%



Eficiencia con red resistiva y diodo anti-paraleloRgate= 2.2Ω Rgate= 4.7Ω Rgate= 10Ω IDEAL. Rgate= 2.2Ω IDEAL. Rgate= 4.7Ω IDEAL. Rgate= 10Ω

Figura 4-6. Eficiencia del circuito boost con entrada a 200V. Red adaptativa resistiva y diodo antiparalelo.

41

Ya se ve que las tres redes no distan tanto en cuanto a resultados de eficiencia. Por tanto,

otros factores nos deberán conducir a la óptima red.

4.2.4. Forma de onda de la tensión de puerta-surtidor En las dos figuras siguientes, hay las formas de onda de las transiciones del

transistor. En cada columna hay una red distinta, igual que en 4.1.4 pero en baja tensión.

La resistencia usada en estas redes es de 2.2Ω, con el ciclo de trabajo del 70%.

Se observa que en la transición OFF-ON se produce un primer pico de tensión, que

desciende y luego vuelve a aumentar de tensión hasta llegar a la tensión positiva debido a

la carga en la puerta, que varía en función de la tensión y corriente que le llega. En alguno

de los casos, cruza por cero y esto puede ser un problema, ya que alcanzaría la tensión

umbral y esto provocaría un encendido-apagado-encendido. En las dos primeras redes, a

medida que aumenta la diferencia entre tensión positiva y negativa de ataque al MOSFET,

aumenta este sobre-pico. Por el contrario, con la última red, disminuye con mayor

alimentación negativa.

98,398,35

98,498,45

98,598,55

98,698,65

98,798,75

98,898,85

98,998,95

9999,05

99,199,15

99,299,25

99,399,35

99,499,45

99,599,55

D=60

%D=

60%

D=60

%D=

60%

D=60

%D=

60%

D=60

%D=

60%

D=60

%D=

60%

D=60

%D=

60%

D=70

%D=

70%

D=70

%D=

70%

D=70

%D=

70%

D=70

%D=

70%

D=70

%D=

70%

D=70

%D=

70%

D=80

%D=

80%

D=80

%D=

80%

D=80

%D=

80%

D=80

%D=

80%

D=80

%D=

80%

D=80

%D=

80%



Eficiencia con red resistiva, transistor PNP y diodoRgate= 2.2Ω Rgate= 4.7Ω Rgate= 10Ω IDEAL. Rgate= 2.2Ω IDEAL. Rgate= 4.7Ω IDEAL. Rgate= 10Ω

Figura 4-7. Eficiencia del circuito boost con entrada a 200V. Red adaptativa resistiva con diodo y transistor PNP.

42

Figura 4-8 Tensión de puerta en la transición OFF-ON. El valor de la resistencia es 2.2Ω. De izquierda a

derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo.

Y en la transición ON-OFF aparecen en las dos primeras redes, una pequeña

oscilación cuando se alimenta negativamente con un valor inferior a cero. Seguramente

aumentaría de magnitud la oscilación en las medidas experimentales por haber más

inductancia parásita. En cambio, la última de las redes elimina dicha oscilación, con lo cual

sería la más adecuada si queremos tener la forma más monótona.

Otro dato a destacar, es que cuando está en bloqueo el MOSFET, con la última red,

únicamente se alimenta negativamente con 0V por mucho que la tensión de alimentación

negativa del driver sea -2V o -4V. Esto es debido a que la tensión de puerta del MOSFET

se conecta a cero pero se le añade la tensión de saturación del transistor.

43

Figura 4-9. Tensión de puerta en la transición ON-OFF. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor PNP y diodo.

Si nos fijamos en la tensión y corriente de drenador-surtidor, vemos que el pico de

corriente entre OFF-ON es menor con la tercera red. Esto hace que el máximo de potencia

que se disipa en ese instante, es menor. En cambio, en la transición OFF-ON, el MOSFET

disiparía más potencia ya que tensión y corriente son distintos a cero en un período más

largo. Por tanto, se comprueba que la red de ataque a la puerta del MOSFET tiene una

repercusión en el convertidor boost.

Figura 4-10. Transición ON-OFF de la tensión y corriente de drenador-surtidor. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor

PNP y diodo. La alimentación es +24V/-4V

44

Figura 4-11. Transición OFF-ON de la tensión y corriente de drenador-surtidor. El valor de la resistencia es 2.2Ω. De izquierda a derecha: red resistiva, red resistiva con diodo anti-paralelo, red resistiva con transistor

PNP y diodo. La alimentación es +24V/-4V

Viendo el resultado obtenido con la red que usa el transistor PNP, ahora se

comparará esta red en sus 3 variantes, tanto en la subida como en la bajada con el

propósito de encontrar la que nos dé una mejor respuesta dinámica, ya que en

eficiencias, su variación es como máximo 0.5%.

Primero, la transición OFF-ON. Se desea que el pico de tensión no llegue a cruzar

por cero (de hecho, no cruce por la tensión umbral) para no apagar y encender otra vez el

MOSFET. Con alimentación negativa a cero, en todos los casos cruzaría la tensión umbral,

pero con mayor resistencia, este mínimo de tensión no disminuye a un valor tan bajo como

el primer caso.

Figura 4-12 Transición OFF-ON de la tensión de puerta. Redes resistivas con diodo y transistor PNP con la variación de la resistencia. De izquierda a derecha: 2.2Ω, 4.7Ω, 10Ω.

45

Por último, la transición de ON a OFF. Con alimentación negativa igual a cero, la

tensión de puerta no llega a ser menor a cero y es la que presenta un pequeño remonte, y

después llega a casi cero. Con las otras alimentaciones sí que llega a cero. A menor valor

de resistencia, mayor rapidez de transición.

Figura 4-13 Transición ON-OFF de la tensión de puerta. Redes resistivas con diodo y transistor PNP con la variación de la resistencia. De izquierda a derecha: 2.2Ω, 4.7Ω, 10Ω

La mejor respuesta con esta red corresponde a la que emplea una resistencia de

2.2Ω. Las transiciones son muy parecidas en los tres casos pero ésta es siempre más

rápida. Con una alimentación negativa a -2V o -4V se consigue una señal de encendido

con menor probabilidad de cruzar dos o más veces la tensión umbral.

4.3. Comparación con otros MOSFET de carburo de silicio En este punto, comparamos por simulación los distintos MOSFET con modelo

SPICE disponibles en el mercado, que ya se han comentado en el punto 2.2.2. Debido a

las limitaciones de alguno de estos dispositivos (tensión de puerta principalmente), se

alimentará con una tensión positiva de 20V y negativa de -4V. En este caso, el barrido será

frecuencial. La red usada, después del análisis anterior, será la red resistiva con transistor

PNP y diodo, ya que proporciona una buena eficiencia y su respuesta dinámica es la más

cercana a los requisitos y especificaciones iniciales con el MOSFET C2M0080120D.

Se usará la misma red con todos los MOSFET para ver las repercusiones que

tendría no usar el valor óptimo de resistencia de entrada. Ya sea por ser menor o mayor.

Se usa los transistores de CREE C2M0025120D, C2M0040120D y C2M0080120D, y de

ROHM, el SCH2080KE y el SCT2080KE.

46

En cuanto a eficiencia, como menor es la resistencia RDS mayor es la eficiencia,

como bien podemos comprobar con los 3 modelos de CREE. Y el dispositivo de ROHM,

aunque tenga la misma RDS, tiene menor eficiencia. Este transistor dispone de un diodo

más incorporado en paralelo al interno, entonces se añaden estas pérdidas.

En estas simulaciones no hay pérdidas en los componentes pasivos como el

inductor o el condensador, ni pérdidas por temperatura. Todos estos factores incidirán

negativamente en el rendimiento del sistema real.

Figura 4-14. Comparación de eficiencia de distintos MOSFET de SiC. Barrido frecuencial

Por lo que hace a los tiempos de subida, con la misma leyenda que en el gráfico

anterior, se observa cómo se ha optimizado éstos con el MOSFET C2M0080120D. Aunque

no llegan al máximo posible de ninguno de los transistores. En el caso de la transición ON-

OFF, tampoco se llega al tiempo más rápido posible con ninguno de los dispositivos,

aunque el más rápido es el dispositivo con menor RDS.

98,698,798,898,9

9999,199,299,399,499,599,6

20000 40000 60000 80000 100000

Rend

imie

nto

Frecuencia

Eficiencia con distintos MOSFET

C2M0025120D

C2M0040120D

C2M0080120D

SCH2080KE

SCT2080KE

47

Viendo las gráficas de las transiciones, en este caso a la máxima frecuencia

simulada de 100 kHz, deducimos con qué transistor con la red usada obtenemos una mejor

respuesta dinámica. Con los transistores con mayor resistencia drenador-surtidor

conseguimos la señal con menos picos de subida y bajada. En el segundo transistor, es

peligroso que ha ensión descienda hasta menos de 0V. Es necesario mencionar también

que en el montaje real habrá, debido a las conexiones, inductancias parásitas que

acercarán el circuito a que aparezcan oscilaciones o mayores sobre-picos.

Figura 4-16. Señales de subida de la tensión de puerta. De izquierda a derecha: C2M0025120D, C2M0040120D, C2M0080120D, SCH2080KE, SCT2080KE

35

36

37

38

39

40

41

42

43

44

45

20000 40000 60000 80000 100000

Tiem

po (n

s)

Frecuencia

Tiempos de bajada con distintos MOSFET

C2M0025120D

C2M0040120D

C2M0080120D

SCH2080KE

SCT2080KE

75798387919599

103107111115119123127131135

20000 40000 60000 80000 100000

Tiem

po (n

s)

Frecuencia

Tiempos de subida con distintos MOSFET

Figura 4-15. Comparación tiempos de subida y bajada de MOSFET de SiC

48

Figura 4-17. Señales de bajada de la tensión de puerta. De izquierda a derecha: C2M0025120D,

C2M0040120D, C2M0080120D, SCH2080KE, SCT2080KE

En la tabla 4-5 figuran los valores de las resistencias mínimas para no tener

oscilación durante las transiciones. La resistencia usada en esta red es de 2.2 Ω. Los

MOSFETs que poseen una RGATEmin mayor a los 2.2 Ω presentan oscilación en la transición

OFF-ON. Por ejemplo, el caso más lejano al ideal, con el transistor C2M0040120D, la

oscilación es más pronunciada. En cambio, el MOSFET SCH2080KE y el SCT2080KE, los

cuales debido a sus características no necesitarían resistencia de ataque, son los que

tienen las transiciones más monótonas. La oscilación que presentan estos dos en la subida

no supone peligro alguno, ya que no cruzaría la tensión umbral del MOSFET.

Todos presentan oscilación amortiguada en la transición ON-OFF en la corriente

de drenador-surtidor. Como menor es el pico de potencia, menor es esta oscilación. Los

MOSFET de CREE lo hacen a una frecuencia menor que los de ROHM en estas

simulaciones.

Resistencia interna Inductor LG,E= LS+LLoop Condensador CISS Rgatemin

C2M0025120D 1.1 Ω 9 nH 2788 pF 2.4933 Ω

C2M0040120D 1.8 Ω 11 nH 1893 pF 3.02 Ω

C2M0080120D 4.6 Ω 9 nH 950 pF 1.55 Ω

SCH2080KE 6.3 Ω 6.5nH 1850 pF 0 Ω

SCT2080KE 6.3 Ω 6.5nH 2080 pF 0 Ω

Tabla 4-5. Cálculo de las resistencias mínimas de ataque a la puerta del MOSFET.

49

La diferencia entre los MOSFETs SCH2080KE y SCT2080KE es que el primero

lleva un diodo de Schottky incorporada a parte del diodo del propio MOSFET que comparte

también el segundo transistor. Según las especificaciones, la corriente que circula por la

resistencia RDSon cuando el transistor bloquea, es de como mucho 400µA para el primero,

y de 10µA para el segundo. Además, el que posee dos diodos en su package tiene más

pérdidas en las transiciones con las mismas condiciones.

Figura 4-18. Transición OFF-ON. De arriba a abajo: Producto corriente-tensión de drenador-surtidor. De izquierda a derecha: C2M0025120D, C2M0040120D, C2M0080120D, SCH2080KE, SCT2080KE

Figura 4-19. Transición ON-OFF. De arriba a abajo: Producto corriente-tensión de drenador-surtidor. De izquierda a derecha: C2M0025120D, C2M0040120D, C2M0080120D, SCH2080KE, SCT2080KE

50

5. Presupuesto

En este punto, se comenta el análisis del coste del proyecto. En primer lugar, se parte de

un montaje previo procedente de un proyecto anterior, por lo que no influye en estos gastos.

En segundo lugar, el programa LTspice es software libre, por tanto, tampoco añade coste

alguno. Y MATLAB, está disponible en los ordenadores accesibles de nuestra facultad.

Finalmente, sólo se debe tener en cuenta los gastos de personal.

Un ingeniero júnior sin experiencia, podría tener un sueldo de unos 8€/h como mínimo.

Con una carga de 20 horas semanales durante aproximadamente 30 semanas. Esto

resultaría un presupuesto total de 4.800€.

51

6. Conclusiones y futuras líneas de investigación:

El principal objetivo de este proyecto ha sido conseguir una red con la que

obtuviéramos una óptima señal para atacar un MOSFET que formara parte de un circuito

elevador de tensión continua, partiendo de una resistencia conectada a la puerta del

dispositivo.

6.1. Conclusiones

Con el estudio de las redes presentadas en este trabajo, podemos concluir que:

- Si se incrementa el valor de resistencia de entrada de la puerta del MOSFET,

implica una menor velocidad en la transición OFF-ON de este dispositivo. Esta

afirmación es válida para todas las redes analizadas. Con la red con una única

resistencia de entrada, esta afirmación también se cumple en la transición ON-OFF.

- Al incluirle un diodo anti-paralelo, se consigue una mejora en los tiempos de bajada.

- Si se añade la red con el transistor y el diodo, se produce una transición de bajada

más monótona.

- A mayor tensión positiva de entrada en la puerta del MOSFET, mayor eficiencia del

circuito boost. Y si se hace menor la tensión negativa de ataque (mayor valor

absoluto), aún se consigue más este resultado. Con estas dos configuraciones en

las alimentaciones del driver, también se consigue que la tensión de ataque a la

puerta del MOSFET evite cruzar la tensión umbral.

- Cuando se ha comparado la red resistiva con transistor PNP y diodo con otros

MOSFET, se ha podido observar cómo afecta el valor de la resistencia si no está

calculada para dicho MOSFET. Si la resistencia que es necesaria para el MOSFET

es mayor que la de la red de ataque, esto provoca una mayor oscilación en la

transición de subida, y en el caso contrario, una subida más amortiguada.

Por tanto, si buscamos una red óptima, consideraríamos usar como alimentaciones de

ataque los límites de operación del MOSFET, con una resistencia de ataque algo mayor a

la mínima para no tener oscilaciones indeseables y los componentes de ataque a la red

serían el transistor PNP y el diodo.

6.2. Futuras líneas de investigación Al terminar este proyecto, surgen ahora nuevas vías de desarrollo para conseguir aún

mejorar los resultados obtenidos.

- Una de las primeras líneas sería validar totalmente los resultados obtenidos por

simulación probando las redes en el montaje experimental. Principalmente observar

52

que las formas de onda de la puerta del MOSFET coinciden. Recordemos que la

eficiencia descenderá ya que en las simulaciones no se han tenido en cuenta todas

las pérdidas.

- Se debería diseñar e implementar correctamente las alimentaciones del driver con

el circuito de la figura 2-9.

- Otros pasos a seguir serían usar un driver más veloz y con más intensidad de salida

con el objetivo de que el transistor se acerque más a sus límites de subida y bajada.

Y si se mantuviera la etapa push-pull, cambiar sus transistores por otros más

rápidos también.

- Una opción para conseguir mejor control sobre la puerta, seria diseñar un sistema

de control de la carga de ésta, como en [15]. O con un control de las derivadas

temporales de la tensión y/o corriente en la puerta [16].

- Diseñar, dibujar y montar la placa definitiva del driver.

53

Bibliografía

[1] Chavarría Roe, J., “Diseño e Implementación de un Inversor Multinivel para Sistemas Fotovoltaicos Conectados a Red“. Tesis final de máster. U.P.C., 2010.

[2] Khan, I., “20 - Gate Drive Circuitry for Power Converters”, Power Electronics Handbook, 3rd Edition, edited by Muhammad H. Rashid, Butterworth-Heinemann, Boston, 2011, pp. 549-564, ISBN 9780123820365.

[3] Balogh, L., "Design and Application Guide for High Speed MOSFET Gate Drive Circuits", International Rectifier, Technical Paper.

[4] Bin Zhao; Haihong Qin; Xin Nie; Yangguang Yan, "Evaluation of isolated gate driver for SiC MOSFETs," Industrial Electronics and Applications (ICIEA), 2013 8th IEEE Conference on, pp.1208-1212, 19-21 June 2013. doi: 10.1109/ICIEA.2013.6566550

[5] C.E. Weitzel, I.W. Palmour, C.H. Carter, K. Moore, S.A. Nordquist, C. Thero, and M. Bhatnagar, "Silicon Carbide High-Power Devices", IEEE. Trans. Electron Devices, Vol. 43, pp. 1732-1741, 1996.

[6] Cooper, J.A., Jr.; Melloch, M.R.; Ranbir Singh; Agarwal, A.; Palmour, J.W., "Status and prospects for SiC power MOSFETs," IEEE Transactions on Electron Devices, vol.49, no.4, pp.658-664, Apr 2002. doi: 10.1109/16.992876

[7] Araujo, S.V.; Zacharias, P., "Analysis on the potential of Silicon Carbide MOSFETs and other innovative semiconductor technologies in the photovoltaic branch," Power Electronics and Applications, 2009. EPE '09. 13th European Conference on, pp.1-10, 8-10 Sept. 2009

[8] Haihong Qin; Bin Zhao; Wei Xu; Jiaopu Wen; Yangguang Yan, "Evaluation of performance improvement of Silicon Carbide MOSFETs based DC-DC converter," Power Electronics and Motion Control Conference (IPEMC), 2012 7th International , vol.2, no., pp.889-894, 2-5 June 2012. doi: 10.1109/IPEMC.2012.6258972

[9] Jahdi, S.; Alatise, O.; Alexakis, P.; Li Ran; Mawby, P., "The Impact of Temperature and Switching Rate on the Dynamic Characteristics of Silicon Carbide Schottky Barrier Diodes and MOSFETs,", IEEE Transactions on Industrial Electronics, vol.62, no.1, pp.163,171, Jan. 2015. doi: 10.1109/TIE.2014.2326999

[10] Cooper, J.A., Jr.; Agarwal, A., "SiC power-switching devices-the second electronics revolution?" Proceedings of the IEEE, vol.90, no.6, pp.956-968, Jun 2002. doi: 10.1109/JPROC.2002.1021561

[11] Jianwei Wan; Capano, M.A.; Melloch, M.R.; Cooper, J.A.Jr., "Inversion channel MOSFETs in 3C-SiC on silicon," High Performance Devices, 2002. Proceedings. IEEE Lester Eastman Conference on, pp.83-89, 8-8 Aug. 2002. doi: 10.1109/LECHPD.2002.1146735

[12] Bhatnagar, M.; Baliga, B.J., "Comparison of 6H-SiC, 3C-SiC, and Si for power devices," IEEE Transactions on Electron Devices, vol.40, no.3, pp. 645-655, Mar 1993. doi: 10.1109/16.199372

[13] Lepselter, M.P.; Sze, S.M., "Silicon schottky barrier diode with near-ideal I-V characteristics," Bell System Technical Journal, The, vol.47, no.2, pp.195-208, Fab. 1968. doi: 10.1002/j.1538-7305.1968.tb00038.x

[14] Bor Wen Liou; Chung Len Lee; Tan Fu Lei, "High breakdown voltage Schottky barrier diode using p+-polycrystalline silicon diffused guard ring," Electronics Letters , vol.31, no.22, pp.1950-1951, 26 Oct 1995. doi: 10.1049/el:19951315

[15] Zheyu Zhang; Wang, F.; Tolbert, L.M.; Blalock, B.J., "Active Gate Driver for Crosstalk Suppression of SiC Devices in a Phase-Leg Configuration," IEEE Transactions on Power Electronics, vol.29, no.4, pp.1986-1997, April 2014. doi: 10.1109/TPEL.2013.2268058

[16] Rose, M.; Krupar, J.; Hauswald, H., "Adaptive dv/dt and di/dt control for isolated gate power devices," Energy Conversion Congress and Exposition (ECCE), 2010 IEEE, vol., no., pp.927-934, 12-16 Sept. 2010. doi: 10.1109/ECCE.2010.5617892

[17] Hermwille, M., "Gate Resistor – Principles and Applications", Application Note AN-7003, SEMIKRON International. Nov 2007.

54

Anexos

A. DIAGRAMA DE GANTT

del 1

3 al

19

del 2

0 al

26

del 2

7 al

2de

l 3 a

l 9de

l 10

al 1

6de

l 17

al 2

3de

l 24

al 3

0de

l 1 a

l7de

l 8 a

l 14

del 1

5 al

21

del 2

2 al

28

del 2

9 al

4de

l 5 a

l 11

del 1

2 al

18

del 1

9 al

25

del 2

6 al

1

Lect

ura

docu

men

taci

ón d

rive

rs.

Tesi

s de

más

ter

Tipo

s de

dri

vers

de

pote

ncia

Tran

sist

ores

MO

SFET

de

SiC

Búsq

ueda

mod

elos

de

driv

ers Do

cum

enta

ción

de

driv

ers

Mod

elos

SPI

CESi

mul

acio

nes

bási

cas

con

LTSp

ice

Vari

ació

n de

tens

ión

de a

limen

taci

ón V

aria

ción

de

frec

uenc

ia d

e co

nmut

ació

n V

aria

ción

de

carg

a de

sal

ida

Vari

ació

n de

tens

ión

de p

uert

a-su

rtid

or d

el M

OSF

ET.

Var

iaci

ón d

e te

nsió

n dr

enad

or-s

urtid

or d

el M

OSF

ET.

TARE

AO

ctub

reN

ovie

mbr

eDi

ciem

bre

Ener

o

del 2

al 8

del 9

al 1

5de

l 16

al 2

2de

l 23

al 1

del 2

al 8

del 9

al 1

5de

l 16

al 2

2de

l 23

al 2

9de

l 30

al 5

del 6

al 1

2de

l 13

al 1

9de

l 20

al 2

6de

l 27

al 3

del 4

al 1

0de

l 11

al 1

5di

a 26

Vari

ació

n de

tens

ión

de a

limen

taci

ón V

aria

ción

de

frec

uenc

ia d

e co

nmut

ació

n V

aria

ción

de

carg

a de

sal

ida

Vari

ació

n de

tens

ión

de p

uert

a-su

rtid

or d

el M

OSF

ET.

Var

iaci

ón d

e te

nsió

n dr

enad

or-s

urtid

or d

el M

OSF

ET.

Cara

cter

izac

ión

del d

rive

r par

a M

OSF

ET S

iCSi

mul

ació

n de

l dri

ver a

ctua

ndo

sobr

e M

OSF

ET d

e Si

C

Vari

ació

n de

par

ámet

ros

del d

rive

r

Reda

cció

n de

la m

emor

ia

Entr

ega

y va

lidac

ión

de la

mem

oria

Pres

enta

ción

pro

yect

o

Febr

ero

Mar

zoAb

rilM

ayo

TARE

A

55

B. EFICIENCIAS DEL CIRCUITO EN BAJA TENSIÓN

1) Red resistiva de ataque a la puerta del MOSFET

56

2) Red resistiva con diodo anti-paralelo

57

3) Red resistiva con transistor PNP y diodo

58

C. CÓDIGO BÁSICO CIRCUITO DE SIMULACIÓN ***************************************** .PARAM T=1/Fs ****** ADDED PARAMS / NO STEP *.PARAM Dcycle=0.6 *.PARAM Fs = 20k *.PARAM Vneg = 4 *.PARAM Vpos = 24 *.PARAM Rporta = 4.7 .PARAM Vboost = 200 .PARAM Rout = 200 Vin N_IN 0 PULSE (-Vneg Vpos 0 20N 20N Dcycle*T T) Rin N_IN N_B 50 Vdd N_DD 0 DC Vpos Vee 0 N_EE DC -Vneg Q1 N_DD N_B n_pregate Qmjd44h11 ;NPN Q2 N_EE N_B n_pregate Qmjd45h11 ;PNP Rgate n_pregate ngate1 Rporta Xdg ngate1 ngate ngate C4D20120A Qon 0 ngate1 ngate Qmjd45h11 Vtj n_tj 0 DC 25 *Indican temperatura del MOSFET Vtc n_tc 0 DC 25 Vg nin 0 DC Vboost Xm2 ndrain2 ngate 0 n_tj n_tc C2M0080120D Lboost nin ndrain2 511u ic=Vboost/((1-Dcycle)*(1-Dcycle)*Rout) Xd12 ndrain2 nout2 nout2 C4D20120A Rout2 nout2 0 Rout Cboost nout2 0 470u ic=Vboost/(1-Dcycle) *OPCIONES RECOMENDADAS POR EL FABRICANTE CREE PARA LAS SIMULACIONES .OPTIONS METHOD=GEAR ABSTOL=1e-6 CHGTOL=1e-12 GMIN=1e-9 ITL1=1000 ITL2=1000 ITL4=1000 ITL6=1000 RELTOL= 0.001 VNTOL=1e-3 NOOPITER .STEP PARAM Vpos LIST 24 22 20 18 .STEP PARAM Vneg LIST 0 2 4 .STEP PARAM Dcycle LIST 0.6 0.7 0.8 .STEP PARAM Fs LIST 20k 40k 60k 80k 100k .STEP PARAM Rporta LIST 2.2 4.7 10 .TRAN 1m 500m 499m UIC ****Libreria del diodo .LIB .\Cree_C4D.lib **** Libreria del MOSFET de SiC **** d g s CMF20120 .LIB .\C2M0080120D-Packaged.lib **** Librerias de los BJT .LIB .\MJD44H11.lib .LIB .\MJD45H11.lib .end ****

59

DISEÑO DE DRIVERS PARA DISPOSITIVOS SIC DE POTENCIA · DISEÑO DE DRIVERS PARA DISPOSITIVOS SIC DE...

Documents

Transcript of DISEÑO DE DRIVERS PARA DISPOSITIVOS SIC DE POTENCIA · DISEÑO DE DRIVERS PARA DISPOSITIVOS SIC DE...