FAMILIAS LÓGICAS. TTL, ECL, MOS, CMOS.

Introducción

La elección de una familia lógica para un nuevo diseño con tecnologías que cambian rápidamente puede ser una tarea compleja. Elegir la familia que se ajusta a sus necesidades puede ahorrar futuros dolores de cabeza. Lo primero es una revisión detallada de las hojas de datos de un distribuidor.

FAMILIAS LÓGICAS. TTL, ECL, MOS, CMOS. Características de varias familias lógicas populares disponibles

en el mercado actual.

Familias Lógicas

Si bien existen muchas familias tecnológicas disponibles, estas pueden ser divididas rigurosamente en tres grandes categorías: Lógica Transistor-Transistor (TTL), lógica de Semiconductor Complementario de Metal-Óxido (CMOS), y lógica de Emisor Acoplado (ECL). TTL y ECL son tecnologías bipolares que difieren en la técnicas de implementación, en tanto que CMOS (una tecnología MOS) difiere en la estructura y operación fundamental de los transistores.

TTL (LÓGICA TRANSISTOR TRANSISTOR)

La construcción de esta familia de circuitos integrados, el transistor bipolar. El uso de untransistor bipolar en el driver de salida y en el buffer de entrada de una función lógica, dalugar a una conexión directa Transistor-a-Transistor (TTL). Desde el diseño TTL original, variasmejoras han sido empleadas para reducir la potencia e incrementar la velocidad. Común aestos ha sido el uso de diodos Schottky, los cuales, ironicamente no dan lugar a conexionesestrictamente TTL. Consecuentemente, los dos nombres, Schottky y TTL, son usados encombinación: LS (Schottky de Baja Potencia), ALS (Schottky Avanzado de Baja Potencia), yFASTTM (Schottky Avanzado) TTL.

La característica superior de los TTLcomparado a CMOS, en el pasado, hasido su rapidez relativamente alta yelevada corriente de salida; estasventajas están disminuyendorápidamente. Una familia de elementos,ABT (Tecnología BiCMOS Avanzada),utiliza circuitería TTL en las entradas ysalidas, y tecnología CMOS entre medio-- intentando combinar las ventajas delos bipolares y de CMOS.

CMOSLos transistores de Efecto de Campo del tipo Semiconductor Complementario de Metal-Óxido(CMOS) difieren de los bipolares tanto en estructura como en operación. Las ventajasbásicas de los CMOS son su baja disipación de potencia y pequeña geometría física. Losadelantos en el diseño y fabricación han originado elementos CMOS de igual velocidad ycapacidad de corriente de salida que los TTL. Una vez más, las mejoras han resultado en laevolución de clasificaciones adicionales: MG (CMOS Compuerta de Metal), HC (CMOSCompuerta de Silicio de Alta Velocidad), y FACTTM (CMOS Avanzado).La evolución más reciente en lógica CMOS ha sido la reducción del voltaje de alimentación sinsacrificar el desempeño. La nueva familia LCX es un producto de esta tendencia. Esta familiaresulta de los esfuerzos conjuntos de un truinvirato de compañías que incluye a Motorola,National, y Toshiba. Aun cuando cada compañía ha hecho su propio diseño y fabricación, hanacordado entregar especificaciones de desempeño idénticas. Además del voltaje de operaciónde 3V, las entradas y salidas LCX son tolerantes a la interconexión con elementos de 5V.

ECLLa lógica de Emisor Acoplado(ECL) deriva su nombre de la configuración de amplificador diferencial donde cada lado del amplificador consiste de transistores bipolares de entradas múltiples con sus emisores enlazados entre si. Una polarización de entrada en el lado opuesto del amplificador diferencial provoca que el amplificador opere continuamente en el modo activo. Consecuentemente, ECL consume una cantidad relativamente importante de potencia en ambos estados (uno o cero) pero también resulta en las más rápidas velocidades de conmutación de todas las familias lógicas. Un beneficio inherente de ECL es el estrecho nivel de variación de la conmutación entre elementos (aproximadamente 800 mV) lo cual ayuda a reducir la generación de ruido.Han habido también muchos avances evolucionarios en ECL, siendo los siguientes algunos de los más prominentes: 100K (1975), 10KH (1981), y ECLinPSTM (1987). De muy reciente cosecha es la familia ECLinPS LiteTM de elementos de una función. Al enfocarse en la simplicidad, esta familia logra un muy elevado desempeño, reduciendo al mismo tiempo el tamaño del paquete.

VELOCIDAD

La velocidad es típicamente el primer parámetro considerado por un diseñador de una familia lógica, usualmente ellos desean más velocidad. Pero el aumento de la velocidad frecuentemente trae consigo muchos potenciales problemas tales como: aumento del ruido generado, mayor consumo de potencia, un crecido costo de sistemas y componentes, complicados diagramas de placas, etc. Usualmente se requiere una evaluación de los otros parámetros de una familia antes de tomar una decisión final.Para una evaluación final del desempeño de un componente particular, se deben examinar los valores máximos y mínimos provistos en la mayoría de las hojas de datos de los fabricantes. Además, la taza de conmutación (borde) es altamente dependiente de la carga y, de nuevo, es necesario comparar los valores de las hojas de datos.

CONSUMO DE POTENCIA

La potencia que consume una aplicación (y el subsecuente calor generado) es frecuentemente de gran importancia que puede limitar las opciones de los diseñadores.TTL consume una potencia y frecuencias de operación de hasta 10MHz; por encima de 10MHz comienza a crecer rápidamente. Sólo unos pocos miliWatts se consumen en cada elemento.El consumo de potencia en un CMOS es altamente dependiente de la frecuencia, casi no se consume potencia, sin embargo, el consumo crece casi linealmente con la frecuencia de modo tal que a la máxima frecuencia de operación puede ser de varios miliWatts por elemento. La gran ventaja de reducción de potencia de los CMOS, deriva del hecho de que, en muchas aplicaciones, el porcentaje de elementos operando a altas frecuencias en un instante dado es pequeño; consecuentemente, el promedio total de potencia consumido por el sistema disminuye grandemente.Dado que el consumo de potencia es proporcional al cuadrado del voltaje de alimentación, la sola reducción del voltaje de operación tendrá los efectos deseables. Desafortunadamente, también cae la velocidad. Al diseñar la familia LCX específicamente para una pequeña fuente de voltaje fue posible mantener un elevado desempeño. La familia LCX ha sido diseñada también para interconectarse con elmentos de 5 Volts, siendo tolerante a las diferencias en los niveles de entrada / salida. Debido a su diseño inherente, ECL es el mayor consumidor de potencia a frecuencias de unos 50MHz; sin embargo, a frecuencias superiores, el consumo de potencia de los TTL y CMOS puede exceder al de ECL. La cantidad de potencia usada por ECL es casi constante sobre el rango completo de frecuencias de operación. Los diseñadores de sistemas grandes y de alto desempeño puede que deban emplear algún sistema de enfriamiento más complejo y técnicas de distribución de potencia.

FUENTE DE VOLTAJE

La fuente de alimentación requerida para TTL y ECL está restringida a valores fijos; para que el elemento se mantenga dentro de sus especificaciones, sólo se permite una pequeña variación de voltaje. Dado que estas familias consumen cantidades importantes de potencia, hay un gran flujo de corriente a través de las líneas de potencia. Para evitar fluctuaciones de voltaje inaceptables, es necesario considerar distintas medidas preventivas tales como la verificación remota por el regulador de la fuente, separación de los cables y filtros de potencia, y la utilización de tarjetas de computador multicapas con planos de tierra y alimentación separados. Típicamente se requiere un condensador de alta velocidad cerca de cada elemento lógico; este condensador mantiene el voltaje correcto del elemento durante la conmutación de corrientes grandes.

Una ventaja importante de CMOS es el amplio rango de voltajes de alimentación sobre los cuales se especifica la operación. Al permitir a un sistema operar a voltajes tan bajos como 2V, no sólo se disminuye el consumo de potencia, sino que también se reduce la generación de ruido debido a la conmutación rápida de las señales. Debe notarse sin embargo que las velocidades de operación caen rápidamente al reducir el voltaje. Como se ha mencionado antes, esta fue una razón importante para el desarrollo de la familia LCX.

IMPULSO DE SALIDA

Una característica importante de un elemento lógico es su capacidad de excitar cargas relativamente grandes sin una degradación significativa de la velocidad. Las viejas familias TTL, y especialmente CMOS, tenían sólo una capacidad limitada (por debajo de los 10 mA). Todas las versiones recientes de familias lógicas tienen capacidad de salida significativamente mejorada y varias, (FACT, LCX y todas las ECL) son capaces de alimentar líneas de transmisión de 50 ohm directamente. Además, debido a la capacidad simétrica de drenaje / fuente de FACT y LCX, sus tiempos de subida y bajada son casi iguales, resultando en tiempos de retardo balanceados.

Tolerancia a 5V en entrada / salida

Debido al número limitado de funciones disponible en las nuevas familias CMOS de bajo voltaje, un diseñador podría tener que mezclar elementos de 3Volts y 5Volts, cada cual operando desde barras de 3 y 5 Volts respectivamente. Salvo que el elemento de 3Volts haya sido diseñado con la protección adecuada para tolerar 5Volts en su entrada o salida, podría no sobrevivir.

MARGEN DE RUIDO

La inmunidad al ruido se refiere a la resistencia de un elemento lógico a una conmutación nodeseada. Dependiendo del nivel de entrada, un ruido que provoca un transiente a través delpunto de conmutación de entrada hacia un nivel alto o bajo, puede dar lugar a una operaciónerrónea. Claramente mientras mayor sea la diferencia entre el punto de conmutación y losniveles de entrada alto y bajo, más inmune será una familia lógica a los errores deconmutación. En la Tabla 1. , estas diferencia se expresan como un porcentaje de la variaciónentre los niveles lógicos de voltaje de una salida alta o baja. El margen de ruido para unaentrada Alta, se calcula por la formula: HNM = VOH-VIH sobre VOH-VOL. El margen de ruidopara una entrada baja, se calcula como: LNM = VOH-VIH sobre VOH-VOL.

EMPAQUETADO

El venerable paquete Dual-en línea (DIP) está siendo rápidamente reemplazado por lospaquetes para montaje superficial tales como el Pequeño Formato (Small Outline, SO), elPequeño Formato Reducido (Shrink Small Outline, SSOP), el Formato Pequeño Reducido yDelgado (Thin Shrink Small Outline, TSSOP), y el Chip Portador Sin patas (Leadless Chip Carrier,LCC) . Con estos nuevos paquetes es posible un ahorro de hasta un 90% en área impresa.

TIPOS DE ELEMENTO

En general, mientras más vieja la familia mayor es la cantidad disponible de elementosfuncionales distintos. Esto es natural dado que toma tiempo (y una considerable inversión derecursos) el diseñar y manufacturar de manera confiable elementos crecientemente máscomplejos. Las familias TTL y CMOS más recientes indudablemente crecerán pero, debido a lacompetencia de elementos integrados superiores, serán de alcance más limitado.

COSTO

Aquí una vez más, la edad de una familia tiene un efecto substancial sobre su precio de venta relativo. Las familias más viejas se han beneficiado hace mucho del aprendizaje en la manufacturación y reducciones en el costo de la curva de volumen. Las tecnologías más recientes, debido a sus requerimientos de procesos inherentemente más complejos, crecientes mejoras de desempeño, y superiores costos de producción, se venden más caro pero declinarán en el tiempo.

MEZCLA Y CALZE

Muchos diseñadores han encontrado que la mejor aproximación para conseguir la meta de desempeño de su aplicación particular, es la de combinar elementos de distintas familias. La ventaja obvia es la optimización de los requerimientos de partes escogidas de un diseño, por velocidad, consumo de potencia, impulso de salida, costo, etc. Algunas desventajas son que los elementos deben ser analizados y probados por su compatibilidad, los inventarios pueden crecer y algunos parámetros de desempeño pueden verse comprometidos.

CONCLUSIÓN

La diversidad de familias lógicas disponible para el diseñador lógico actual puede ser comparada a un escenario de buenas o malas noticias. Las malas noticias son que hay enormes razones entre los valores de desempeño superior e inferior-- velocidades de 500:1, potencia en 100,000:1, impulso de salida en 24:1, etc. La buena noticia es que hay múltiples opciones-- no muchos años atrás había muy pocas opciones. Es posible una selección óptima mediante la comparación de los parámetros de cada familia.

Unos pocos usuarios potenciales de elementos lógicos estándar podrían preocuparse de que, debido a la tendencia hacia chips con una mayor integración, algunos fabricantes abandonen las líneas de viejos productos. Esto podría eventualmente ocurrir; sin embargo, la demanda actual, proyectada por al menos la próxima década, indica que estas familias tienen un futuro muy sólido. Las aplicaciones diversas que siguen surgiendo para los productos semiconductores, baratos y confiables continúan creciendo. Hasta que ocurra un desarrollo totalmente revolucionario, estos artículos viejos pero buenos seguirán estando disponibles por un largo tiempo.