Importante 1

PROJECTE FI DE CARRERA

TITOL: Sistema de control para inversor trifasico conectado a red

AUTOR: JAVIER MORALES L OPEZ

TITULACI O: ENGINYERIA AUTOM ÀTICA I ELECTR ÒNICA INDUSTRIAL

DIRECTOR: JAUME MIRET TOM AS

DEPARTAMENT: 710 ENGINYERIA ELECTR ÒNICA

DATA: 1 de julio de 2014

TITOL: Sistema de control para inversor trifasico conectado a red.

COGNOMS: MORALES L OPEZ NOM: JAVIERTITULACI O: ENGINYERIA AUTOM ÀTICA I ELECTR ÒNICA PLA: 2003

DIRECTOR: JAUME MIRET TOM ASDEPARTAMENT: 710 ENGINIERIA ELECTR ÒNICA

QUALIFICACI O DEL PFC

TRIBUNAL

PRESIDENT SECRETARI VOCAL

Soria Perez,Jose Antonio

Cruz Vaquer, Juan Raya Giner, Cristobal

DATA DE LECTURA: 11 de juliol de 2014

Aquest Projecte te en compte aspectes medioambientals: S No

PROJECTE FI DE CARRETA

RESUM (ma`xim 50 lnies)

El principal objetivo de este proyecto es el de controlar un inversor trifasico conec-tado a red, con capacidad de inyeccion de potencia activa y reactiva. De esta forma

se realizara un control en modo corriente en un inversor de dos niveles VSI median-

te el marco . Para validar el funcionamiento del control disenado, se realizaransimulaciones mediante la herramienta Matlab Simulink. Demostrando de esta forma

que el algoritmo de control es capaz de llevar a cabo su funcion, permitiendo la in-

yeccion de potencia activa y reactiva, con un seguimiento perfecto de las corrientes

de referencia.

Se disenara e implementara una plataforma experimental para realizar las prue-

bas del algoritmo de control del inversor trifasico conectado a red. La plataforma

estara compuesta por un sistema de sensado, un sistema de drivers mediante fi-

bra optica, un inversor y las fuentes de potencia para emular la red electrica y los

paneles fotovoltaicos.

Mediante los resultados experimentales se validara la plataforma experimental y el

control aplicado al inversor.

Paraules clau (ma`xim 10)

Inversor Control Sensado TrifasicoVSC Fibra optica DSP

INDICE GENERAL

CAPITULO 1. Introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.1. Descripcion del problema . . . . . . . . . . . . . . . . . . . . . . . . . . . 9

1.2. Justificacion del problema . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1.3. Objetivos . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 11

CAPITULO 2. Inversor trifasico conectado a red . . . . . . . . . . . . 13

2.1. Introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.2. Funcionamiento . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 13

2.3. Modelado del VSI con filtro LCL . . . . . . . . . . . . . . . . . . . . . . . . 14

CAPITULO 3.Control del inversor trifasico . . . . . . . . . . . . . . . . 17

3.1. Introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 17

3.2. Generacion de corrientes de referencia . . . . . . . . . . . . . . . . . . . . 17

3.3. Lazo de corriente . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 18

CAPITULO 4.Hardware . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

4.1. Introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

4.2. Inversor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21

4.3. Digital Signal Procesor (DSP) . . . . . . . . . . . . . . . . . . . . . . . . . 244.3.1. Introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 244.3.2. DSP F28M36 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 24

4.4. Sistema de sensado . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264.4.1. introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264.4.2. Sensado de corrientes . . . . . . . . . . . . . . . . . . . . . . . . 264.4.3. Sensado de tension . . . . . . . . . . . . . . . . . . . . . . . . . . 284.4.4. Sensado de tension dc-link . . . . . . . . . . . . . . . . . . . . . . 284.4.5. Sistema de sensado final . . . . . . . . . . . . . . . . . . . . . . . 31

4.5. Drivers senales de control . . . . . . . . . . . . . . . . . . . . . . . . . . . 33

4.5.1. Introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 334.5.2. Driver fibra optica (DSP) . . . . . . . . . . . . . . . . . . . . . . . . 344.5.3. Driver fibra optica (Inversor) . . . . . . . . . . . . . . . . . . . . . . 35

4.6. Fuentes de alimentacion . . . . . . . . . . . . . . . . . . . . . . . . . . . . 38

CAPITULO 5.Software . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

5.1. Introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

5.2. Sensado y protecciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . 41

5.3. Control . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 42

5.4. Visualizacion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 43

CAPITULO 6.Resultados . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

6.1. Introduccion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

6.2. Resultados de simulacion . . . . . . . . . . . . . . . . . . . . . . . . . . . 45

6.3. Resultados reales . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47

CAPITULO 7.Conclusiones y perspectivas de trabajo . . . . . . . . 517.1. conclusiones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

7.2. Perspectivas de trabajo . . . . . . . . . . . . . . . . . . . . . . . . . . . . 51

BIBLIOGRAFIA . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 53

AP ENDICE A.Esquematico PCB emisores FO . . . . . . . . . . . . . . . 1

AP ENDICE B.Esquematico PCB receptores FO . . . . . . . . . . . . . . 3

AP ENDICE C.Esquematico PCB sensado . . . . . . . . . . . . . . . . . 5

Introduccion 9

CAPITULO 1. INTRODUCCI ON

1.1. Descripcion del problema

En las ultimas decadas, han incrementado los problemas con las energas fosiles a con-secuencia del agotamiento de los recursos naturales y de la contaminacion que estosgeneran. Debido a esta situacion, se ha abierto un nuevo mundo en lo que a obtencion deenerga se refiere, de esta forma se ha dado paso a las energas renovables que presen-tan un bajo ndice de impacto ecologico.

La energa solar es una de estas fuentes renovables. La obtencion de esta energa sebasa en la captacion de la luz y calor emitidos por el sol, mediante el uso de panelessemiconductores que alteran su comportamiento cuando incide radiacion solar sobre ellos(Paneles fotovoltaicos). Cada uno de los paneles fotovoltaicos se comporta como unafuente de potencia que entrega en sus bornes una potencia en relacion a la incidencia delsol.

La potencia que entregan los paneles no puede inyectarse directamente en la red electricadado que la forma en la que estos la entregan no se adecua a las caractersticas de lared, siendo corriente continua lo que entregan los paneles y en la red electrica tratandosede un sistema de corriente alterna, en este caso trifasico. Por esta razon existen variosprocesos previos de conversion para poder trasladar la energa obtenida por los panelesa la red electrica (Fig. 1.1).Como primera etapa tras la obtencion de la energa de los paneles forovoltaicos existeun convertidor continua continua (DC-DC) con la funcion de elevar la tension ademas deobtener la maxima potencia de los paneles fotovoltaicos (PV) con algoritmos de controlcomo el MPPT [1]. La existencia de este convertidor (DC-DC) se debe a que los panelesindividualmente proporcionan un nivel de tension bajo y para el uso posterior del inversorsera necesaria un tension elevada, superior a la tension de pico de la red electrica para lacorrecta conversion de la energa.

En segunda instancia existe un inversor con la funcion de transformar la corriente continuaen corriente alterna (DC-AC) en fase con la red electrica, echo que se consigue mediante

PV DC-DC DC-AC LCL GRID

CONTROLCONTROL

+

Vpv+

VdcVa,b,cia,b,c

Vga,b,c

VdcVpv Vga,b,c

ia,b,c

Figura 1.1: Diagrama de bloques de un sistema PV conectado a red.

10 Sistema de control para inversor trifasico conectado a red.

DCSource DC-AC LCL GRID

CONTROL

+

VdcVa,b,cia,b,c

Vga,b,c

Vdc Vga,b,cia,b,c

Figura 1.2: Diagrama simplificado del sistema PV.

otro algoritmo de control. Por ultimo se emplea un filtro (LCL) para filtrar la alta frecuenciade conmutacion y dejar el harmonico fundamental de las corrientes generadas por elinversor e inyectar la maxima potencia generada por los paneles a la red electrica (GRID).

1.2. Justificacion del problema

A lo largo del tiempo los inversores han sido utilizados tanto en aplicaciones industrialescomo domesticas, pero debido a los avances en los semiconductores de potencia que sehan venido aconteciendo los ultimos anos, el uso de inversores a incrementado drastica-mente en las dos ultimas decadas.

Otro de los factores mas importantes es el avance en los sistemas de procesado digital desenales (DSP) donde se han conseguido grandes volumenes de procesado a velocidadesmuy altas. De esta forma se ha posibilitado la creacion de sistemas de control totalmentedigitales con algoritmos complejos.

Por esta razon la motivacion principal de la realizacion de este proyecto se centra en crearuna plataforma para la investigacion de nuevos algoritmos de control de inversores paraobtener el maximo rendimiento de las energas renovables.

Hoy en da se hace imprescindible centrar esfuerzos en esta direccion a causa del des-gaste del planeta producido por los gases de efecto invernadero. Como consecuencia deello, esta demostrado que la energa solar fotovoltaica y la energa eolica son formas lim-pias de obtencion de energa. Dada la situacion geografica de nuestro pas estas formasde energa limpias son las que mas proyeccion de futuro poseen.

Cabe destacar que este proyecto esta enfocado en la creacion de una plataforma de parala investigacion de sistemas de control de los inversores encargados de la transformacionde energa, obviando ciertas partes de la cadena de transformacion de la energa solarfotovoltaica como los paneles y el convertidor DC-DC que en este proyecto se modelarancomo una fuente de potencia (Fig. 1.2).

Introduccion 11

1.3. Objetivos

El principal objetivo de este proyecto es el de realizar un sistema de control que sea capazde transferir toda la energa generada por los paneles fotovoltaicos a la red electrica trifasi-ca, considerando que los paneles entregan siempre la maxima energa de la disponen ala entrada del inversor. Suponiendo de esta forma que el sistema se encuentra trabajandosiempre en el punto de maxima potencia (MPPT).El control del inversor se disenara de forma que este entregue siempre la maxima potenciade la que se dispone. Por otro lado el control estara implementado el el marco .Con el fin de validar el control se realizaran las simulaciones pertinentes mediante el usode la herramienta Matlab-Simulink.

Para la validacion practica del algoritmo se dispone de un puente trifasico de IGBTs,partiendo de este componente se disenara y construira una plataforma compuesta por unsistema de sensado, un sistema de procesado basado en DSP y un sistema de potencia,pra de esta forma poner a prueba el sistema de control en un entorno real.

Inversor trifasico conectado a red 13

CAPITULO 2. INVERSOR TRIF ASICOCONECTADO A RED

2.1. Introduccion

Un inversor trifasico es un convertidor de potencia empleado para la conversion de co-rriente continua (DC) a corriente alterna (AC).El inversor se define como un circuito multipuerto compuesto por una serie de interrupto-res de potencia (IGBT) que mediante senales de control conmutan. El objetivo del inversores el de ondular la senal, para de esta forma obtener corriente AC a su salida con las ca-ractersticas deseadas.

Ademas de los interruptores de potencia, los inversores tambien poseen filtros de salida,as como drivers para posibilitar la conmutacion y sistemas de proteccion.

2.2. Funcionamiento

Existe una gran variedad de inversores con diversas tipologas y funcionamientos distintos,en este caso el proyecto esta centrado en el uso de un inversor de dos niveles VoltageSource Inverter (VSI).Un inversor de dos niveles del tipo VSI trifasico, se trata de un inversor compuesto porseis interruptores de potencia dos por cada fase o rama.

El inversor sera el encargado de transformar la energa del lado de continua Vdc en alternatrifasica va,b,c, mediante las senales de control de los interruptores de potencia ua,b,c (Fig.2.1).

Las senales de control ua,b,c se aplican a los interruptores de cada una de las ramas

Vdc/2

Vdc/2 ua ub uc

ua ub uc

iiaLi ioaLo Lgvga

iib iobvgb

iic iocvgc

vn

C

vn

va

vb

vc

Grid

Figura 2.1: Diagrama de inversor trifasico con filtro LCL conectado a red.


Li iii Lo ioi

C+

vci

+

vn

+

Vdc2 ui

+

vi Grid

Figura 2.2: Circuito equivalente por fase del VSI con filtro LCL.

superiores y en las inferiores las complementarias a cada una de las mismas. De estaforma se posibilita que a la salida de los interruptores haya tensiones con valores Vdc/2 yVdc/2 en funcion de las senales introducidas.Las senales de conmutacion son senales cuadradas de alta frecuencia, donde la compo-nente fundamental de estas es la frecuencia de red. Por esta razon, para eliminar la altafrecuencia de conmutacion y entregar a la red una senal a frecuencia igual a la de la pro-pia red, se hace necesario el uso de un filtro para de esta forma eliminar la alta frecuenciay entregar unicamente la componente fundamental.

El filtro empleado en el sistema es de tercer orden (LCL), su uso permite reducir de unamanera muy significativa el rizado de la corriente de salida del inversor.

Tras haber filtrado las senales a la salida del inversor se procede a la inyeccion de laenerga en forma de corriente a la red electrica trifasica.

2.3. Modelado del VSI con filtro LCL

Con tal de conocer a la perfeccion el funcionamiento de un inversor VSI, se obtiene elmodelo matematico del mismo asumiendo que los voltages de la red electrica estan ba-lanceados ( vn = vn).

A partir del circuito de la figura 2.1, se puede extraer el circuito equivalente de cada fase2.2, donde i {a,b,c}.De esta forma se pueden obtener las ecuaciones que caracterizan el circuito trifasico dela siguiente forma:

Lidiidt =

Vdc2

uvc vn (2.1)

C dvcdt = ii io (2.2)

Lodiodt = vcv (2.3)

Donde ii = [iia iib iic]T es la corriente de salida del inversor, io = [ioa iob ioc]T es lacorriente entregada a la red, vc = [vca vcb vcc]T es la tension del condensador de filtrado,

Inversor trifasico conectado a red 15

v = [va vb vc]T son las tensiones de red generadas, u = [ua ub uc]T son las senales de

control.

Donde en este caso la tension del neutro vendra dada por la siguiente ecuacion:

vn = vn =

Vdc6 (ua +ub +uc) (2.4)

Donde ua,b,c {1} representan las senales de control de cada una de las fases delinversor (ON/OFF).Estas ecuaciones posteriormente serviran para poder crear sistemas de control para elinversor, dado que estas describen el funcionamiento del mismo.

Control del inversor trifasico 17

CAPITULO 3. CONTROL DEL INVERSORTRIF ASICO

3.1. Introduccion

Es importante la eleccion de una metodologa adecuada de control a la hora de optimizarel funcionamiento del inversor. El sistema de control permite estabilizar el inversor entornoa su punto de operacion, garantizando una tension estable de entrada y unas formas deonda adecuadas en la salida.

El inversor funcionara con el control en modo corriente en el marco [2], que permitecontrolar las potencias activa y reactiva entregadas a la red electrica (Fig. 3.1). Este tipode control toma una muestra de las corrientes de lnea y tambien toma una muestra delas tensiones de red . Con el sensado de las tensiones se obtienen las corrientes dereferencia, para as, realizar una comparacion de corrientes (Fig. 3.2), entre la corrienteexistente en la salida y la corriente que debera haber. Este tipo de control, es mucho masseguro que un control en modo tension, ya que generar corrientes de referencia obliga ala salida a seguirlas y actua como metodo de proteccion contra sobre-corrientes.

3.2. Generacion de corrientes de referencia

Para obtener las corrientes de referencias deben ser sensadas las tensiones de red va,b,c,seguidamente transformarlas en sus componentes .La razon por la cual es realizada la transformacion de variables abc a es que estasultimas contienen la misma informacion que las tres primeras. Al ser una componentemenos se simplifica el control teniendo siempre la misma informacion. Este proceso serealiza mediante la transformada de Clarke [2], que mediante la matriz (3.1) es posibleobtenerlas.

[XX

]=

23

[1 12 120

3

2

32

]XaXb

Xc

(3.1)

Li Lo

Ci f (P,Q) Vg

Figura 3.1: Esquema simplificado por fase del VSI con filtro LCL.


abc

Referencegenerator

abc

Currentloop SVM

v i

P

Qu1u6

v v i i

ii

dd

Figura 3.2: Diagrama del sistema de control.

Para realizar el control se precisa de unas corrientes de referencia que sigan a las co-rrientes que inyectara el sistema a la red. Estas corrientes de referencia se generan apartir de las tensiones v y v y utilizando tambien las potencias de referencia P y Q [3].Las ecuaciones (3.2,3.3) permiten calcular las potencias activa y reactiva de salida delinversor dentro del marco .

P =32(vi + vi) (3.2)

Q = 32(vi + vi) (3.3)

Tomando las potencias creadas con las ecuaciones anteriores como de referencia y ais-lando las variables de las corrientes obtenemos las corrientes de referencia de la potenciaactiva y reactiva (3.4,3.5).

i =23P

v(v)2 +(v)2

+23Q

v(v)2 +(v)2

(3.4)

i =23P

v(v)2 +(v)2

+23Q

v(v)2 +(v)2

(3.5)

Las corrientes de referencia tendran un comportamiento semejante al que se puede veren la figura 3.3 para una inyeccion de P=1000W.

3.3. Lazo de corriente

Para que exista un buen seguimiento de las corrientes reales respecto a las de referen-cia, se sensan las corrientes de la salida del inversor y posteriormente se transforman al

Control del inversor trifasico 19

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.24

3

2

1

0

1

2

3

4

Cuttent(A

)

t (s)

i

i

Figura 3.3: Corrientes i i.

+i

i

Compensator ++

v

/

vdc/2

me

Figura 3.4: Diagrama de control del lazo de corriente .

marco . Tras esto las senales sensadas i e i son comparadas con las corrientes dereferencia i y i para realizar la compensacion necesaria para que estas sean iguales.

Se deben utilizar dos lazos de control identicos para obtener las senales de modulacionque controlaran los interruptores, uno para obtener la senal m y otro para obtener m. Enla figura 3.4 se muestra el diagrama de bloques del este lazo del control de la corriente ,donde la senal compensada tras la comparacion entre i e i es la que se utilizara comosenal moduladora y que actuara sobre el inversor. Se debe tener en cuenta que el objetivode esta comparacion y compensacion es obtener un error cero en estado estacionario,es decir, que en el propio estado estacionario se puedan conseguir que las corrientesinyectadas sean iguales a las de referencia.

Esta igualdad tanto en la practica como en la simulacion no se puede llevar a cabo acausa del rizado de alta frecuencia presente en las senales debido a las conmutacionesrealizadas en el inversor.

De esta forma, la senal resultante se ha de pasar por el compensador para obtener unaganancia elevada del sistema, cancelar el efecto provocado por los componentes (LCL) ala salida del inversor y tambien estabilizar el sistema.

Para disenar el compensador se han de tener en cuenta los siguientes puntos [4]:

Se ha de realizar un filtrado paso-banda en la frecuencia (60Hz) de la senal de error, pa-ra obtener ganancia muy elevada, ya que el compensador tiene la mision de conseguiruna ganancia que tienda a infinito en dicha frecuencia, de forma que multiplicada por un


0.1 0.102 0.104 0.106 0.108 0.11 0.112 0.114 0.116 0.118 0.124

3

2

1

0

1

2

3

4

Cuttent(A

)

t (s)

i i

*

Figura 3.5: Comparacion i e ire f .

error practicamente de cero, el compensador sea capaz de generar una senal de com-pensacion mediante un par de polos complejos conjugados a la frecuencia deseada, queprovocara una resonancia en dicha frecuencia.

En la salida del inversor con el filtro LCL del sistema aparecen en lazo abierto, unos polos.Estos, provocan una bajada de la ganancia. Esto se soluciona, mediante la cancelaciondel polo provocado por los componentes pasivos, anadiendo ceros en el mismo valor delos polos.

Si el margen el sistema es marginalmente estable, de fase (> 180). Se ha de anadirun filtro para levantar todo el bode (ganancia y fase) para que coincida la frecuenciade corte con 0dB, para que en esta misma frecuencia tengamos una fase suficiente paraque el sistema sea estable. Finalmente para asegurar que al compensador no le afectanlas perturbaciones externas, se debe anadir otro filtro que levante la ganancia a bajasfrecuencia de tal modo que la ganancia de lazo aumente, haciendo disminuir a su vez losefectos producidos por las perturbaciones en la salida.

La senal de error e, se introduce en el compensador proporcional resonante (3.6) segui-damente se emplea un control feed-fordward con el fin de mejorar el control [4], obteniendode esta manera las senales de modulacion m, a la salida del lazo de corriente.

k(s) = 2kiwos2 +2wo +w2o (3.6)

Las senales de modulacion se encuentran comprendidas entre 1 y -1, con un ciclo detrabajo adecuado para el correcto funcionamiento de los interruptores de potencia. A lapuerta de los interruptores debe llegar una senal digital cuadrada de valores 0 o 1, poresta razon con las senal de modulacion m, tienen que pasar por el SVM (space vectormodulation) [5], para adecuar las senales.Las senales de modulacion m, se entregan al SVM [5] el cual generara seis senalescuadradas dos por cada fase. Estas senales seran las que se entreguen a la puerta delos interruptores de potencia, para que estos actuen.

Hardware 21

CAPITULO 4. HARDWARE

4.1. Introduccion

Con el fin de poner a prueba el algoritmo de control en un entorno real se ha implementadouna plataforma con este fin.

Los sistemas que integran el conjunto del inversor son varios (Fig. 4.1). Entre estos seencuentra el Inversor propiamente dicho compuesto por un puente de IGBTs, encargadosde realizar las conmutaciones. Para que los IGBTs del inversor conmuten, estos tiene querecibir las senales de control provenientes de una DSP, este hecho se hace mediante dosPCB que conforman un sistema de emision y recepcion de las senales de control por fibraoptica, de esta forma se asla elctricamente el control del inversor de la parte de potencia.Por otro lado para que el inversor funcione correctamente debe sensar ciertas variablesde su entorno, este hecho se lleva a cabo con una PCB de sensado. Como ya se hacomentado anteriormente, para disminuir el rizado de la corriente de salida del inversorse implementa un filtro LCL, de esta forma se suaviza la corriente entregada a la red.Por ultimo tambien es necesario el uso de unas fuentes de alimentacion para emular nlospaneles fotovoltaicos, as como la red electrica.

4.2. Inversor

En el planteamiento de este proyecto existan una gran diversidad de posibilidades enrelacion a la implementacion del inversor de potencia. Siendo estas el uso de inversorescomerciales, plataformas de desarrollo o incluso la construccion de un inversor ntegra-mente.

Debido al reducido tiempo del que se dispone, la eleccion de la implementacion del inver-

DCSource Inverter LCL GRID

DSP Sense

FO reciver

FO emiter

ia,b,cvdc Vga,b,c

Vga,b,cia,b,c

vdc

Figura 4.1: Esquema del hardware de control del inversor VSI conectado a red.


Figura 4.2: Inversor SEMIKRON SKS 22F B6U.

Vdc/2

Vdc/2

Vdc+

Vdc

Vdc+

Vdc

vgavgbvgc

Vbrkva

vbvc

ua ub uc

ua ub uc

Figura 4.3: Diagrama de inversor SEMIKRON.

sor se ha decantado por el uso de una plataforma de desarrollo, con la consecuencia dela reduccion drastica en el tiempo de implementacion y puesta en marcha del sistema. Eneste caso se ha optado por el uso del inversor comercial SEMIKRON SKS 22K B6U yaque ofrece unas grandes caractersticas y versatilidad.

El inversor SEMIKRON SKS 22F B6U, es una plataforma compuesta por un puente deIGBT para la ondulacion de la corriente, un brake o freno usado en sistemas en los quese alimentan motores o para disipar energia, un puente rectificador trifasico y un DC-link.En la figura 4.2 se muestra el equipo real y en la figura 4.3 se puede ver el esquema de lacomposicion del mismo.

Ademas la plataforma SEMIKRON SKS 22F B6U incluye los drivers necesarios para laconmutacion de los IGBT, estos driver posen sistemas de proteccion tales que no se per-mite la conmutacion de los IGBT de la misma fase al mismo tiempo para evitar cortocircui-tos. De esta forma se establece un grado de robustez impidiendo malos funcionamientossi el control falla.

Las principales caractersticas del inversor SEMIKRON SKS 22F B6U son las que semuestran en la tabla 4.1.

Por seguridad y por concordancia con la documentacion consultada el inversor traba-jara bajo las especificaciones que se muestran el la tabla 4.2, que son mas que suficientes

Hardware 23

Symbol Description Value UnitsIrms Max output current 22 AVce Max voltage CE 1200 VVac Max output AC voltage (RMS) 380 Vfswmax Absolute max switching freq 15 kHzDClink Capacitor bank 1360/800 F/VVdcmax Max voltage applied to capacitors 750 VTv j Junction temperature -40...+125 CTamb Ambient temperature -20...+55 CWeight Total Weight 5.5 kgCooling Fan, DC max voltage 24 VE f f iciency Efficiency at Pmax 97 %

Cuadro 4.1: Caracteristicas SEMIKRON SKS 22F B6U

Figura 4.4: Driver SEMIKRON SKHI 20 opA.

para validar los resultados de los controles aplicados al inversor, sin necesidad de forzarel equipo y as alargar su vida util.

Symbol Description Value UnitsIrms Max output current 10 AVac Max output AC voltage (RMS) 155 Vfswmax Absolute max switching freq 15 kHzDClink Capacitor bank 1360/400 F/V


El inversor SEMIKRON SKS 22F B6U como se ha comentado anteriormente posee losdrivers necesarios para la conmutacion de los IGBT en su interior. Estos drivers son losque posibilitan que las senales de control enviadas desde el procesador (DPS) se con-viertan en acciones en los IGBT. Una de las grandes ventajas de estos drivers es que sonmodulares y se pueden substituir si estos se estropean. En la figura 4.4 se muestra eldriver usado en el inversor SEMIKRON SKHI 20 opA.

Como bien se muestra en la tabla 4.3 los drivers tienen una tension de entrada para lassenales de conmutacion de 0/15V. Esto hace necesario la creacion de un driver previo


Symbol Description Value UnitsVs Supply voltage 18 VIout Output current 2.5 AVce Voltage CE sense across IGBT 1000 Vfmax max switching frequency 100 kHzTop Operating temperature -40...+70 CVi Input signal voltage 15/0 VViT+ Input threshold (high) 12.4 VViT Input threshold (low) 4.8 VRin Input resistence 10 KtT D Top-bottom interlock dead time 4 s

Cuadro 4.3: Caracteristicas driver SEMIKRON SKHI 20 opA

para la actuacion debido a que la DSP a su salida solo tiene 3.3V tal como se explica enel capitulo 4.5.

4.3. Digital Signal Procesor (DSP)

4.3.1. Introduccion

Una DSP o procesador digital de senal, es un sistema basado en un procesador o proce-sadores dedicados a procesado de aplicaciones numericas a gran velocidad, compuestopor un hardware, software y juego de instrucciones optimizado para esta finalidad.

Una de las grandes caractersticas de estos sistemas es la capacidad de procesado agran velocidad, posibilitando de esta forma la implementacion de algoritmos complejos entiempo real.

Para la implementacion de in inversor trifasico de potencia es esencial el uso de un sis-tema de procesado digital dado que los algoritmos de control del inversor se pueden sermuy complejos y para ser procesados en tiempo real requieren de un sistema con grancapacidad.

Llegados a este punto se ha optado por el uso de una DSP dedicada el procesado desistemas de potencia. La DSP en cuestion es la F28M36x Concerto de Texas Instruments[6].

4.3.2. DSP F28M36

La DSP F28M36 (Fig. 4.5), es una DSP multicore basada en dos MCUs. Una encargadade las comunicaciones (32-bit ARM Cortex-M3) y la segunda (32-bit C28x floating-point)encargada del sistema en tiempo real. Ambas MCUs comparten espacios de memoria

Hardware 25

Figura 4.5: DSP F28M36

para posibilitar la comunicacion de ambas de forma directa, as como una frecuencia defuncionamiento de 150MHz. Las principales caractersticas de la DSP se muestran en latabla 4.4.

Description Value UnitsFrequency 150 MHzRAM 232 KBFlash 1536 KBPWM 24ADC 24 ChannelsADC Resolution 12 BitsADC Conversion time 350 nsCAN 2USB 1SPI 5I2C 3UART 6GPIO 124Ethernet 1Voltage supply 3.3 VOperating temperature -40...+105 C

Cuadro 4.4: DSP F28M36.

En adelante nos centraremos en el funcionamiento del procesador en tiempo real C28xque sera el que contendra los algoritmos de control del inversor, as como se encargara desensar mediante el uso de la PCB de sensado las senales del inversor y tambien seencargara de enviar las senales de control a lo IGBT a traves de las PCB de los driversde senales de control.


4.4. Sistema de sensado

4.4.1. introduccion

Todo sistema electronico de potencia precisa de un sistema de sensado para su funcio-namiento y para su proteccion. Dado que un inversor trifasico se trata de un sistema depotencia dedicado a la transformacion de energa precisa conocer ciertas variables de sueentorno.

Las variables mas importantes en un inversor trifasico son la tension del DC-link y lascorrientes y tensiones de salida del inversor. Teniendo en cuanta que se deben sensarcomo mnimo estas variables para el funcionamiento del inversor, se disena un sistemade sensado acorde a estas caractersticas.

El sistema de sensado constara de 3 canales para el sensado de corrientes, 3 canalespara el sensado de tensiones, un canal para el sensado del DC-link uno para la tension dereferencia y 4 canales auxiliares para usos multiples. Todo esto estara contenido en unaPCB con conexion directa a la DSP. A continuacion se describe cono estan constituidoscada sistema de sensado.

4.4.2. Sensado de corrientes

Como anteriormente se ha comentado el sistema de sensado contempla la medicion devarias variables, en este apartado se define como se sensan las tres corrientes.

Para el sensado de corrientes se ha optado por el uso de transformadores de corriente(CT) Talema AC-1025 [7] que ofrecen aislamiento galvanico al sistema de sensado decorrientes. El sensor usado se trata de un transformador de corriente con relacion detransformacion 1:1000 con una precision del 1% con fondo de escala 25A. En la tabla 4.5se muestran las principales caractersticas del sensor.

Symbol Description Value UnitsIi Primary current 25 AImax Primary current max 75 AT R Turns ratio 1000:1Rdc DC resistance 48 T Operating temperature -55...130 C

Cuadro 4.5: Transformador Talema AC-1025.

Para convertir a tension la corriente medida por el CT se usa una resistencia de 100 deesta forma se consigue una relacion de transformacion de 100mV/A. Dado que el rango detensiones aceptable por el ADC de la DSP es de 0 a 3.3V, por consiguiente no puede medirtensiones negativas, por esta razon se hace necesario anadir un offset a la tension paraque se adecue a la entrada del ADC. Esto se realiza mediante el uso de un amplificadordiferencial MCP6N11 [8] cuyas caractersticas se muestran en la tabla 4.6. El amplificador

Hardware 27

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.210

5

0

5

10

Currents

(A)

t (s)

ia

ib ic

(a) Corrientes Reales del sistema.

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.20

0.5

1

1.5

2

2.5

3

ADC

Voltage(V

)

t (s)

ia

ib ic Vref

(b) Tension a la entrada del ADC correspondiente a la corriente leda.

Figura 4.6: Corrientes del sistema de sensado.

posee una configuracion con ganancia unitaria y con un offset de 1.65 V generado por undivisor resistivo. Uno d los factores mas importantes del uso de este amplificador es quese trata de un amplificador rail to rail.

Symbol Description Value UnitsVDDVSS Max suply voltage 6.5 VIi Input current 2 mAVip Positive input voltage VDD +1VVin Negative input voltage VSS1VIo Output current 30 mABW Bandwidth 500 kHzT Operating temperature -40...+125 C

Cuadro 4.6: Amplificador diferencial MCP6N11.

Tras el sensado de la corriente que inyecta a la red y su posterior adecuacion para quetenga cabida dentro de la ventana del ADC de la DSP 0-3.3V, se consigue un margendinamico de -16A,16A en los canales de corriente.

En la figura 4.6a se muestran las corrientes reales del sistema y en la figura 4.6b la tensionequivalente a la corriente real que la DSP lee en en ADC.

Debido a que un inversor en su funcionamiento conmuta los IGBT, esto genera ruido de


+

100ia

AC-1025 1k

47nF

Vo

Vre fMCP6N11

Vcc

Figura 4.7: Diagrama del sensado de corriente.

alta frecuencia. Con el fin de reducir el ruido en frecuencias muy elevadas que podrandistorsionar el sensado, a la salida del amplificador se implementado un filtro pasa bajoscon una frecuencia de corte aproximada de 10kHz. De esta forma con una resistenciaR= 1.5k y un condensador C = 10nF se consigue una frecuencia de corte de 10.61kHz.(4.1)

fc = 12RC = 10.61kHz (4.1)En la figura 4.7 se presenta el esquema basico de uno de los sensados de corriente queimplementa la PCB de sensado.

4.4.3. Sensado de tension

Como anteriormente se ha comentado el sistema de sensado contempla la medicion devarias variables, en este apartado se define como se sensan las tres tensiones.

Para el sensado de tensiones se ha optado por el uso de un sistema de alta impedanciamediante el uso de un divisor resistivo compuesto por una serie de resistencias de entradade 1M y resistencias de 2k7. Con el uso de este divisor resistivo se consigue atenuarla tension de entrada 371.7 veces posibilitando el sensado de tensiones fase a fase dehasta 600V de pico.

Tras esta reduccion y como en el caso del sensado de corriente es necesario introducirun offset para que la DSP pueda leer correctamente las tensiones de red fase a fase. Estehecho se hace mediante el mismo amplificador que en el sensado de corriente [8]. Porultimo se introduce un filtro pasa bajos con una frecuencia de corte de 10.61kHz como enel caso del sensado de corrientes para de esta forma atenuar el ruido de alta frecuenciagenerado por el inversor durante su funcionamiento.

En la figura 4.8a se muestran las tensiones de red fase a fase a la salida del inversor yen la figura 4.8b las tensiones de red procesadas que se introducen en el ADC de la DSP,debidamente offseteadas para la correcta lectura desde la DSP.

El esquema basico del sensado de tensiones es el que se muestra en la figura 4.9.

4.4.4. Sensado de tension dc-link

Como anteriormente se ha comentado el sistema de sensado contempla la medicion devarias variables, en este apartado se define como se sensa la tension del DC-link.

Hardware 29

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.2300

200

100

0

100

200

300

Voltages(V

)

t (s)

vab vbc vca

(a) Tensiones Reales del sistema.

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.20

0.5

1

1.5

2

2.5

3

ADC

Voltage(V

)

t (s)

vab vbc vca Vref

(b) Tension a la entrada del ADC correspondiente a la corriente leda.

Figura 4.8: Tensiones del sistema de sensado.

+

2k7

. . .Vgc

Vgb

1MVga 1k

47nF

VabVre fMCP6N11

Vcc

Figura 4.9: Diagrama del sensado de tensiones.


82k

+Vdc

Vdc

1k

47nF

220

Vcc

Vo

Figura 4.10: Diagrama del sensado del dc-link.

Para el caso del sensado del dc-link se ha optado por una configuracion de sensado ais-lado mediante el uso de un optoacoplador 4N25 [9]. De esta forma se consigue aislar latension y ademas proteger el sistema de sensado si la tension del dc-link aumenta drasti-camente. En la tabla 4.7 se presentan las caractersticas principales del optoacoplador.

Symbol Description Value UnitsI f Forward current 60 mAIs Source current 3 APmax Power dissipation 100 mWVr Reverse voltage 5 VIo Collector current 50 mAT Operating temperature -55...+100 C

Cuadro 4.7: Optoacoplador 4N25.

En la figura 4.10 se muestra el diagrama del sistema de sensado del dc-link del inversor.Como se puede ver en dicho diagrama, el esquema de funcionamiento es sencillo, sesensa la tension del dc-link mediante una fuga de corriente.

La tension del dc-link se deriva por la resistencia de 82k que se encuentra conectadaen serie con un optoacoplador que en su interior posee un diodo emisor de luz que provo-cara un estado de conduccion del transistor dependiendo de la corriente que circule porel diodo emisor de luz.

En la figura 4.11 se muestra la relacion tension del dc-link, tension de salida del sistemade conversion. La grafica ha sido extrada experimentalmente y como se puede apreciares posible medir la tension del dc-link desde unos valores de 50V a 550V con una granlinealidad.

Hardware 31

0 100 200 300 400 500 600 7000

0.5

1

1.5

2

2.5

3

3.5

VoltageADC

(V)

Voltage DC-link (V)

vdclink

Figura 4.11: Tensiones del sistema de sensado.

Figura 4.12: Pinout PCB de sensado.

4.4.5. Sistema de sensado final

Como se ha comentado anteriormente el sistema de sensado esta compuesto por variossistemas independientes, como el sensado de corrientes, el sensado de tensiones y elsensado del dc-link. Todas estas senales se conectan al ADC de la DSP para que esta lospueda medir, ademas de la tension de referencia que genera el offset para posteriormentepor software eliminarlo.

En concordancia con el piout de la DSP, el pinout de la PCB de sensado es el que semuestra en la tabla 4.8 correspondiente a la figura 4.12. De esta forma se encaja la PCBde sensado sobre el zocalo la la DSP.

En la figura 4.13 se muestran las PCB del sistema de sensado que se ha creado (top ybottom) y en la figura 4.14 se muestran las PCB de sensado montadas. Por ultimo en elanexo C se muestra el esquematico del sistema de sensado completo.


(a) Vista top.

(b) Vista bottom.

Figura 4.13: PCB sistema de sensado

(a) Vista top.

(b) Vista bottom.

Figura 4.14: PCB sistema de sensado final.

Hardware 33

Connector Pin Function Connector Pin FunctionCN1 CN3

1-2 GND 1 Aux13 NC 2 +5V

4-7 VCC 3 Aux28-40 NC 4 VCC

41-42 VCC 5 Aux343 NC 6 Vref

44-47 GND 7 Aux4CN2 8 GND

1 Ia CNN42 NC 1-2 +5V3 Ib CN54 Ic 1 Va5 Vab 2 Vb6 Vbc 3 Vc7 Vca CN68 Vref 1 +Vdc9 Vdc 2 -Vdc

10 NC AC1-311 Aux1 1 +I12 Aux2 2 -I13 Aux314 Aux4

15-18 NC18-22 GND

Cuadro 4.8: Pinout PCB de sensado.

4.5. Drivers senales de control

4.5.1. Introduccion

Como anteriormente se ha visto, el inversor SEMIKRON posee unos drivers de conmu-tacion para los IGBT, pero estos drivers tienen unos niveles de tension de entrada queno son aceptables para la salida de cualquier tipo de sistema de procesado, dado que lamayora de los mismos tienen tensiones de salida de 3.3 a 5 V.

En el caso que nos concierne, la DSP utilizada posee unos niveles de tension de salidade 3.3 V y una corriente maxima de 4 mA tal como se describe en el capitulo 4.3.. Enconsecuencia se hace necesario crear un sistema de adaptacion para que las senales deconmutacion enviadas por la DSP puedan ser interpretadas por los drivers de SEMIKRON.

En este caso se ha optado por el uso de unos drivers aislados mediante el uso de fibraoptica, eliminando la posibilidad de bucles de masa entre el sistema de potencia y elsistema de control. Otra de las


posibilitando as que la DSP se encuentre alejada del sistema de potencia y que no seintroduzca ruido en las senales de conmutacion inducido en el cable de transmision de lasmismas.

De esta forma se han disenado dos sistemas para la transmision de las senales de con-trol uno realiza la adaptacion de las senales de la DSP a fibra optica y el otro realiza laconversion de fibra optica a niveles 0/15V para los driver de SEMIKRON.

4.5.2. Driver fibra optica (DSP)

Del lado de la DSP se ha creado un driver para la adaptacion de los niveles de las senalesde salida de la DSP a fibra optica.

Como transmisor se ha escogido un emisor Avargo HFBR-1528 [10] con una alta velocidadde transferencia de datos. Este transmisor posee las caractersticas que se muestran enla tabla 4.9.

Symbol Description Value UnitsVs Supply voltage 5 VIipk Input current peak 90 mAIiavg Input current average 60 mAVg Reverse input voltage 3 VTop Operating temperature -40...+85 C link distance 100/10 m/MBd

Cuadro 4.9: Emisor Avargo HFBR-1528.

Dado que los transmisores de fibra optica requieren una corriente para la transmisionelevada 60 mA y la DSP no es capaz de entregar esta corriente como se puede ver en elcapitulo 4.3. es necesario el uso de un driver de corriente, en este caso se ha optado porel uso de SN75451 [11] que se trata de una puerta AND doble con capacidad de gestionarhasta 300mA por canal.

En la tabla 4.10 se muestran las caractersticas principales del driver de corriente, quesera el encargado de suministrar la energa al transmisor de fibra optica.

Symbol Description Value UnitsVs Supply voltage 5 VIopk Output current peak 500 mAIoavg Input current average 300 mATop Operating temperature 0...+85 C

Cuadro 4.10: Driver de corriente SN75451.

Mediante el uso del emisor Avargo HFBR-1528, el driver de corriente SN75451 y unaserie de componentes pasivos se ha disenado una placa de circuito impreso PCB paradar cabida a al sistema de emision por fibra optica de las variables de control.

Hardware 35

Figura 4.15: Circuito de emision de fibra optica.

Esta PCB contiene ocho circuitos identicos como el que se muestra en la figura 4.15 paratransmitir las senales de control de los seis IGBT y dos senales extra para conmutacionde reles, dado que en algunas aplicaciones sera necesario su uso. En el anexo A se pudever el esquematico del circuito completo.

En la figura 4.16 se muestran las vistas bottom y top de la PCB encargada de la conversionde las senales de salida de la DSP a fibra optica.

La forma caracterstica de la PCB es debido a que esta concebida para ser conectadadirectamente al zocalo de la DSP.

Por ultimo en la figura 4.17 se muestran las PCB montadas.

4.5.3. Driver fibra optica (Inversor)

Del lado del inversor se ha creado un driver para la adaptacion de fibra optica a las senalesde puerta de los drivers de los IGBT.

Como receptor de fibra optica se ha escogido el integrado Avargo HFBR-2528 [10] conuna alta velocidad de transferencia de datos. Este receptor posee las caractersticas quese muestran en la tabla 4.11.

Symbol Description Value UnitsVs Supply voltage 5 VIopk Output current peak 16 mAPo Output power 80 mWTop Operating temperature -40...+85 C

Cuadro 4.11: Emisor Avargo HFBR-1528.

Dado que los receptores de fibra optica ofrecen una tension de salida de 5V y para quelos drivers del inversor funcionen correctamente requieren 15V se hace necesario el usode circuitera adicional para acomodar los niveles de voltaje.


(a) Vista bottom.

(b) Vista top.

Figura 4.16: PCB emision fibra optica.

(a) Vista bottom.

(b) Vista top.

Figura 4.17: PCB emision fibra optica final.

Hardware 37

(a) Vista bottom. (b) Vista top.

Figura 4.18: PCB recepcion fibra optica

Para adaptar los niveles de voltaje de los receptores de fibra optica a los de los drivers delinversor, se ha optado por el uso de un transciver octal con salida a colector abierto, deesta forma se posibilitara el intercambio de los niveles de voltaje. El transciver usado esel SN74LS6441 [12], en la tabla 4.12 se muestran la principales caractersticas de este.

Symbol Description Value UnitsVs Supply voltage 5 VIopk Output current 24 mATop Operating temperature 0...+85 C

Cuadro 4.12: Transductor octal SN74LS641.

Mediante el uso del receptor Avargo HFBR-2528, el transciver octal SN74LS641 y unaserie de componentes pasivos se ha disenado una placa de circuito impreso PCB paradar cabida a al sistema de recepcion de fibra optica de las variables de control y de estaforma atacar a los drivers de los IGBT. En el anexo B se pude ver el esquematico delcircuito completo.

En la figura 4.18 se muestran las vistas bottom y top de la PCB encargada de la conversionde las senales de salida de la DSP a fibra optica.

Por ultimo en la figura 4.19 se muestran las PCB montadas.


(a) Vista bottom.

(b) Vista top.

Figura 4.19: PCB recepcion fibra optica final.

4.6. Fuentes de alimentacion

Para la implementacion experimental del inversor trifasico conectado a red, se han tenidovarias situaciones en consideracion entorno a la fuente de energa de entrada y la redelectrica a la que conectarse. Dado que no se dispone de paneles fotovoltaicos para laimplementacion del sistema, se ha optado por el uso de una fuente de alimentacion AmrelSPS series [13] que emulara la energa que los paneles entregan, y en cuanto a la redelectrica dado que no es viable en un sistema experimental conectar el sistema a la reddirectamente se ha optado por el uso de una fuente de alimentacion Pacific Power Source[14] que emulara una red electrica.

La fuente encargada de emular los paneles fotovoltaicos Amrel SPS 1000-10KOE3 tienelas caracteristicas que se pueden ver en la tabla 4.13

En cuanto a la fuente encargada de emular la red electrica, se trata de una fuente PacificPower Source 360-AMX [14] con las caracteristicas que se muestran en la tabla 4.14. Unade las grandes ventajas de esta fuente es su capacidad de absorcion de energa, lo queimplica que en ocasiones puede absorber energa en lugar de proporcionarla.

Con el fin de que la fuente que emula la red electrica no sufra demasiado teniendo queabsorber toda la energa que genera el inversor, se ha optado por anadir unas cargastrifasicas para quemar toda la energa generada por el inversor (Fig. XXX).

Hardware 39

Description Value UnitsInput voltage 440/480 VInput current 17 AInput frequency 50-400 HzOutput voltage 0-100 VOutput current 10 AOutput power 10 KVA

Cuadro 4.13: Pacific Power Source 360-AMX.

Description Value UnitsInput voltage 220/380 VInput current 16 AInput frequency 47-63 HzOutput voltage 0-341 VlnOutput current (RMS) 16 AOutput current (pk) 70 AOutput frequency 20-4000 HzOutput power 6 KVA

Cuadro 4.14: Pacific Power Source 360-AMX.

Software 41

CAPITULO 5. SOFTWARE

5.1. Introduccion

Para llevar a cabo la implementacion real del sistema, el control del mismo debe trasla-darse a una DSP que sera la encargada de procesar el algoritmo de control y de actuarsobre los IGBT.

Antes de proceder con la implementacion del algoritmo de control en la DSP, hay quetener en cuenta ciertos factores, siendo uno de los principales que una DSP se trata deun sistema digital, cosa que implica tener que discretizar el control.

Dadas las caractersticas del inversor empleado (Tab. 4.1), la frecuencia maxima de con-mutacion del sistema no podra exceder los 15kHz. Por esta razon se ha fijado que lafrecuencia de conmutacion del sistema sea de 10kHz.

Con el fin de garantizar que las conmutaciones del sistema se realicen cada 100s seimplementa un timer que hara saltar una interrupcion donde estara el algoritmo de control.De esta forma el control del inversor se ejecutara cada 100s.

En la figura 5.1 se pueden ver las diferentes partes del control del inversor implementadasen la DSP. Como se puede apreciar hay cuatro apartados siendo estos el sensado de lasvariables del sistema, la transformacion de abc a , el control propiamentedicho y porultimo la activacion del los IGBT mediante el modulador SVM.

5.2. Sensado y protecciones

Dado que el sistema de control tiene que conocer las variables de se entorno, el primerpaso tras la inicializacion de la DSP es sensar las variables necesarias para el control delinversor. Esto se hace mediante la PCB de sensado que se ha explicado anteriormente(Cap. 4.4.).

Para leer los ADC se implementa una funcion dedicada a este fin ReadAdc(). Esta funcionse encarga de leer los registros de los ADC de la DSP, expresados en puntos de ADC yposteriormente los convierte a valores interpretables de tension y corriente.

Para llevar a cabo este objetivo, primeramente lee el canal de offset que indica cual es el

Senseabc

Control SVM

Figura 5.1: Diagrama implementacion DSP.


f l o a t k o f f s e t =1.0;f l o a t k i a =0.0082;f l o a t k i b =0.0082;f l o a t k i c =0.00816;f l o a t k vab =0.305;f l o a t k vbc =0.305;f l o a t k vca =0.305;f l o a t k vdc =0.1633;

void ReadAdc( void ){

v o f f s e t = k o f f s e t ( Adc1Result .ADCRESULT9) ;

i a = k i a ( Adc1Result .ADCRESULT0v o f f s e t ) ;i b = k i b ( Adc1Result .ADCRESULT1v o f f s e t ) ;i c = k i c ( Adc1Result .ADCRESULT2v o f f s e t ) ;

vab=k vab ( Adc1Result .ADCRESULT3v o f f s e t ) ;vbc=k vbc ( Adc1Result .ADCRESULT4v o f f s e t ) ;vca=k vca ( Adc1Result .ADCRESULT5v o f f s e t ) ;

vdc=700k vdc ( Adc1Result .ADCRESULT7) ;

Safety check ( ) ;}

Figura 5.2: Codigo de la funcion readadc.

offset aplicado a las senales reales en la PCB de sensado para centrarlas en la ventanade 0 - 3.3V. Posteriormente se convierten las corrientes y tensiones multiplicandolas porel factor de conversion y restandoles el offset que previamente se ha ledo. Finalmente seconvierte la tension del DC-link. (Fig. 5.2)Con el fin de proteger el sistema de malos funcionamientos de los algoritmos de control ofrente a errores desconocidos, se hace necesario implementar un sistema de proteccionpara el equipo. En este caso se ha optado por la creacion de una funcion encargadade comprobar que las variables que se han ledo se encuentran dentro de los margenesaceptables de funcionamiento del inversor (Tab. 4.2). De esta forma si el sistema detectaque se han sobrepasado los valores maximos el inversor se parara.

5.3. Control

Tras haber sensado las variables del sistema se procede a implementar el control del delinversor.

Como primer paso, se deben obtener las transformaciones de a,b,c a que se hacemediante la ecuacion (3.1) que implementada en la DSP quedara de la siguiente forma:

# def ine Clarke v ( a , b , c ) v a lpha =0.333333333333333(ac ) ; v beta= 0.577350269189626 b# def ine C l a r k e i ( a , b , c ) i a l p h a =0.666666666666666(a0.5(b+c ) ) ; i b e t a = 0.577350269189626(bc )# def ine An t iC la r ke v ( a , b ) va=a ; vb=0.5a+0.8660254038 b ; vc=0.5a0.8660254038b

Como se puede apreciar para el caso de la transformacion de las tensiones al no disponerdirectamente de las tensiones de red Va,b,c sino que las tensiones que proporciona la PCB

Software 43

e alpha = i a l p h a r e fi a l p h a ;e beta= i b e t a r e fi b e t a ;

i npu t =sogi ( e alpha , w out ts , &sog i ressonan t a l f a1 ) ;y alpha1 =sogi ( input , w out ts , &sog i ressonan t a l f a2 ) ;

i npu t =sogi ( e beta , w out ts , &sogi ressonant beta1 ) ;y beta1=sogi ( input , w out ts , &sogi ressonant beta2 ) ;

d alpha =(1.0 v a lpha +60.0 y alpha1 +20.0 e alpha )0.005; / / i nv2 DC l ink ;d beta= (1.0 v beta +60.0 y beta1 +20.0 e beta )0.005; / / i nv2 DC l ink ;

space vector ( d alpha , d beta ) ;

Figura 5.3: Codigo del control.

de sensado son tensiones linea a linea, se procesan con la resta de dos de las tensioneslinea a linea.

Una vez se dispone de las variables sensadas del entorno, se procede a generar lascorrientes de referencia ii (eq. 3.4,3.5).Con las corrientes reales y de referencia, se obtienen las senales de error de corrientee,, que posteriormente se pasan por el compensador proporcional resonante. Finalmen-te se obtienen las senales de control d, (Fig. 5.3) y se envian a la funcion spacevector()que sera la encargada de generar las 6 senales de puerta de los IGBT.

Dado que entregar toda la potencia de la que se dispone de los paneles a la red electricadirectamente tras poner en funcionamiento el inversor provocara un mal funcionamien-to del inversor, se implementa un soft-start de modo que la entrega de potencia tras elarranque del sistema sea gradual.

5.4. Visualizacion

Con el fin de poder monitorizar la actuacion del control del inversor, se implementa unafuncion de supervision que se encargara de recojer una serie de variables de la DSP yenviarlas al ordenador mediante un enlace con Matlab.

Esta funcion implementa un buffer de 2048 floats para un maximo de 12 senales.

De esta forma sera posible exportar las variables sensadas y de control del sistema real.

void Superv is ion ( signed i n t data1 , signed i n t data2 , signed i n t data3 , signed i n t data4 ,signed i n t data5 , signed i n t data6 , signed i n t data7 , signed i n t data8 , signed i n t data9 ,signed i n t data10 , signed i n t data11 , signed i n t data12 ){

i f ( count==delma & bu f f e r index


export6 [ b u f f e r i n d e x ] = ( signed i n t ) data6 ;export7 [ b u f f e r i n d e x ] = ( signed i n t ) data7 ;export8 [ b u f f e r i n d e x ] = ( signed i n t ) data8 ;export9 [ b u f f e r i n d e x ] = ( signed i n t ) data9 ;export10 [ b u f f e r i n d e x ] = ( signed i n t ) data10 ;export11 [ b u f f e r i n d e x ] = ( signed i n t ) data11 ;export12 [ b u f f e r i n d e x ] = ( signed i n t ) data12 ;b u f f e r i n d e x ++;

i f ( bu f f e r i ndex >=2048) b u f f e r i n d e x =( b u f f e r i n d e x +1)BEGINNING END;}else{

count ++;}

Resultados 45

CAPITULO 6. RESULTADOS

6.1. Introduccion

Para verificar el funcionamiento del algoritmo de control que se propone, se han llevadoa cabo primeramente una simulacion mediante el entorno Matlab Simulink, con el fin deverificar que el algoritmo que se propone funcione correctamente.

En segunda instancia, con el entorno de pruebas se llevara a cabo la puesta en funciona-miento del inversor, para de esta forma validar el algoritmo de control en una plataformaexperimental.

6.2. Resultados de simulacion

A continuacion se presentan los resultados obtenidos mediante simulacion del algoritmode control. En las figuras siguientes se muestran las tensiones de red, las corrientes in-yectadas por el inversor a la red y las potencias activa y reactiva. Con estas graficas sepodra ejemplificar y demostrar como responde ante cambios en la consigna de la potenciaque tiene que entregar el inversor a la red electrica.

Cabe mencionar antes de presentar los resultados los parametros empleados para lasimulacion del sistema, siendo estos los mismos que despues se emplearan en el sistemareal. En la tabla 6.1 se pueden ver los parametros del sistema.

Description Value UnitsGrid voltage 110 VRMSGrid frequency 60 HzDC-link voltage 400 VLCL filter first L 5 mHLCL filter C 6.8 FLCL filter second L 2 mHSwitching frequency 10 kHzMaxim power 2000 W


En la figura 6.1a se muestra la corriente de referencia i frente a la corriente real delsistema i. Como se puede observar el seguimiento de la corriente real respecto a lade referencia es correcto. En la figura 6.1b se muestra la potencia activa i reactiva (P,Q)frente a las potencias de referencia (P,Q) durante un salto de carga de potencia reactivade 0 a 500VA. Por ultimo en la figura 6.1c se muestran las corrientes ia,b,c entregadas porel inversor a la red electrica.


0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.25

0

5

Cuttent(A

)

t (s)

ia ia

*

(a) Corrientes i,i.

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.20

200

400

600

800

1000

1200

Power(V

A)

t (s)

P P* Q Q*

(b) Potencias P,P.

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.25

0

5

Cuttent(A

)

t (s)

ia

ib ic

(c) Corrientes i,i.

Figura 6.1: Salto de carga simulacion.

Resultados 47

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.85

0

5

Current(A

)

t (s)

i i

*

(a) Corrientes i,i.

0 0.1 0.2 0.3 0.4 0.5 0.6 0.7 0.80

200

400

600

800

1000

Power(V

A)

t (s)

P P* Q Q*

(b) Potencias P,P.

Figura 6.2: Soft start inversor.

6.3. Resultados reales

A continuacion se presentan los resultados obtenidos mediante la plataforma de pruebasdisenada, de esta forma se validara el control en un entorno real. En las figuras siguientesse muestran las tensiones de red, las corrientes inyectadas por el inversor a la red y laspotencias activa y reactiva. Con estas graficas se podra ejemplificar y demostrar comoresponde ante cambios en la consigna de la potencia que tiene que entregar el inversor ala red electrica.

En la figura 6.2 se muestran el arranque del sistema mediante un soft start que va gra-dualmente aumentando la potencia de salida del inversor hasta la potencia maxima de laque se dispone. La senale que se muestra en la figura 6.2a es la corriente de referenciai frente a la corriente real del sistema i. Como se puede observar el seguimiento de lacorriente real respecto a la de referencia es correcto. En la figura 6.2b se muestra la po-tencia activa i reactiva (P,Q) frente a las potencias de referencia (P,Q) durante arranquedel sistema.

Como se puede apreciar hay un error de de aproximadamente 30W en la potencia activa.esto es debido a que las corrientes no estan totalmente en fase con las corrientes realesdel sistema. Debido a este desfase se produce esta pequena perdida del seguimientode la entrega de potencia activa, siendo esta como consecuencia entregada en forma depotencia reactiva.


0.6 0.62 0.64 0.66 0.68 0.7 0.72 0.74 0.76 0.78 0.8200

150

100

50

0

50

100

150

200

Voltage(V

)

t (s)

va

vb vc

(a) Tensiones de red va,b,c.

0.6 0.62 0.64 0.66 0.68 0.7 0.72 0.74 0.76 0.78 0.85

0

5

Current(A

)

t (s)

ia

ib ic

(b) Corrientes inyectadas ia,b,c.

Figura 6.3: Detalle de las teniones y corrientes

En la figura 6.3 se muestra el detalle de las tensiones de red (Fig. 6.3a) y de las corrientes(Fig. 6.3b) en estado estacionaro para una inyeccion de 1Kw a la red electrica. Cabe des-tacar que las corrientes inyectadas tienen una forma de onda correcta con poca distorsionharmonica debido al uso del filtro LCL a la salida del inversor.

Por ultimo en la figura 6.4 se muestra un salto de carga en potencia reactiva pasando elinversor de no entregar reactiva a una situacion de entrega de 500VA. En la figura 6.4ase muestran las corrientes que entrega el inversor antes y despues del salto, viendoseesta incrementadas cuando se produce el salto de potencia reactiva. En la figura 6.4b sepuede ver la potencia real y de referencia que el inversor entrega durante el proceso delsalto de carga.

Como se puede apreciar, el salto de potencia es practicamente instantaneo y con unsobreimpulso mnimo, demostrandose de esta forma que el inversor puede responder aconsignas rapidas de potencia.

Resultados 49

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.25

0

5

Current(A

)

t (s)

ia

ib ic

(a) Corrientes i,i.

0 0.02 0.04 0.06 0.08 0.1 0.12 0.14 0.16 0.18 0.20

200

400

600

800

1000

1200

Power(V

A)

t (s)

P P* Q Q*

(b) Potencias P,P.

Figura 6.4: Salto de carga reactiva

Conclusiones y perspectivas de trabajo 51

CAPITULO 7. CONCLUSIONES YPERSPECTIVAS DE TRABAJO

7.1. conclusiones

El principal objetivo de este proyecto es el de controlar un inversor trifasico conectadoa red, con capacidad de inyeccion de potencia activa y reactiva. De esta forma se harealizado un control en modo corriente en un inversor de dos niveles VSI mediante elmarco . Posteriormente se ha simulado el sistema de control con el fin de validadarlomediante la herramienta Matlab Simulink. Demostrando de esta forma que el algoritmo decontrol es capaz de llevar a cabo su funcion, permitiendo la inyeccion de potencia activa yreactiva, con un seguimiento perfecto de las corrientes de referencia.

Con el fin de validar el control en un entorno real se ha desarrollado una plataforma pa-ra realizar pruebas experimentales. Dicha plataforma integra un sistema de sensado, unsistema de drivers de fibra optica, un inversor, un filtro LCL y las fuentes de potencia paraemular la red electrica y los paneles fotovoltaicos. Mediante los resultados experimenta-les se puede concluir que tanto la plataforma de pruebas como el algoritmo de controlfuncionan perfectamente, siendo la energa entregada a la red de una calidad excelente.

7.2. Perspectivas de trabajo

Son varias las perspectivas de trabajo que ofrece el campo investigado en este proyecto.La principal linea de investigacion estara relacionada con los sistemas de control delinversor, siendo posible usar la plataforma desarrollada para controles en el marco natural(a,b,c) o en dq. Tambien la posibilidad de solventar fallos de red (SAGS) con algoritmosmas complejos o la contrusccion de una microred de generacion distribuida con variosinversores conectados en paralelo.

Otro de los temas a investigar podra ser la adaptacion del sistema de potencia paraimplementar un rectificador con factor de potencia unitario (UPFR), un statcom o unaunidad se alimentacion ininterrumpida (UPS).

Finalmente tambien se podra optar por el uso de una sola fibra optica para la conmutaciondel inversor mediante la codificacion serie de las senales de control.

BIBLIOGRAFIA 53

BIBLIOGRAFIA

[1] A. Barchowsky, J. Parvin, G. Reed, M. Korytowski, and B. Grainger, A comparativestudy of mppt methods for distributed photovoltaic generation, in Innovative SmartGrid Technologies (ISGT), 2012 IEEE PES, Jan 2012, pp. 17.

[2] A. Yazdani and R. Iravani, Control Vectorial de inversores trifasicos, February 2010.[3] A. Camacho, M. Castilla, J. Miret, J. Vasquez, and E. Alarcon-Gallo, Flexible voltage

support control for three-phase distributed generation inverters under grid fault, In-dustrial Electronics, IEEE Transactions on, vol. 60, no. 4, pp. 14291441, April 2013.

[4] P. Rodriguez, A. Luna, I. Candela, R. Mujal, R. Teodorescu, and F. Blaabjerg, Mul-tiresonant frequency-locked loop for grid synchronization of power converters underdistorted grid conditions, Industrial Electronics, IEEE Transactions on, vol. 58, no. 1,pp. 127138, Jan 2011.

[5] S. Segu , F. J. Gimeno, R. Masot, S. Orts, Control vectorial de inversores trifasicos,in Revista espanola de electronica, vol. 582, March 2003.

[6] Texas Instruments. F28m36x concerto microcontrollers. [Online]. Available:http://www.ti.com/lit/ds/symlink/f28m36p63c2.pdf

[7] Talema. Low cost 50/60hz current transformers. [Online]. Available:http://www.talema-nuvotem.com/en/products/pdf/AC-1025%20Jun-06.pdf

[8] Microchip. 500 khz, 800 a instrumentation amplifier. [Online]. Available:http://ww1.microchip.com/downloads/en/DeviceDoc/25073A.pdf

[9] Vishay. Optocoupler, phototransistor output. [Online]. Available:http://www.vishay.com/docs/83725/4n25.pdf

[10] Avargo Technologies. 10 megabaud versatile link fiber optic transmitter and receiverfor 1 mm pof. [Online]. Available: http://www.avagotech.com/docs/AV02-1504EN

[11] Texas Instruments. Peripheral drivers for high-current switching at very high speeds(sn75451). [Online]. Available: http://www.ti.com/lit/ds/symlink/sn75451b.pdf

[12] . Octal bus transceivrs with open-collector outputs (sn74ls641). [Online].Available: http://www.ti.com/lit/ds/symlink/sn74ls641.pdf

[13] Amrel. Amrel SPS Series. [Online]. Available:http://www.amrelpower.com/AMRELPowerProducts/aripdf/SPS-3 3kW-45kW-K-Panel-Manual.pdf

[14] Pacific Power Source. Linear AC Power Source (360-AMX). [Online]. Available:http://www.pacificpower.com/Resources/Documents/DS360AMX0713(4).pdf

AP `ENDIXS

TITOL DEL PFC : Sistema de control para inversor trifasico conectado a red.

TITULACI O: Enginyeria Automa`tica i Electro`nica Industrial

AUTOR: Javier Morales Lopez

DIRECTOR: Jaime Miret Tomas

DATA: 3 de julio de 2014

Esquematico PCB emisores FO 1

AP ENDICE A. ESQUEMATICO PCB EMISORESFO

11

2

2

3

3

4

4

D D

C C

B B

A A

Title

Number RevisionSize

A4

Date: 28/05/2014 Sheet ofFile: C:\Users\..\pwm_06.SchDoc Drawn By:

5V0

920

PWM2A 50

PWM2B 52

PWM4A 54

PWM4B 56

PWM6A 58

PWM6B 60

PWM8A 62

PWM8B 64

GN

D91

0

3V3

900

U0HEADER_HSEC8_180_VERT_PWM

AN

OD

E1

CATH

OD

E2

GN

D3

GN

D4

GN

D5

GN

D6

U5HFBR-1528

AN

OD

E1

CATH

OD

E2

GN

D3

GN

D4

GN

D5

GN

D6

U6HFBR-1528

R12K2

R22K2

R947R

R1047R

R17

680R

R18

270R

D1

LED

D2

LED

+5V

GND

+5V

GND

+3V3

+3V3

ATOPABOTBTOPBBOTCTOPCBOTRELARELB

ATOPABOT

1A1

1B2

1Y3

GND4

Vcc 8

2B 7

2A 6

2Y 5

U1

SN75451

+5V

AN

OD

E1

CATH

OD

E2

GN

D3

GN

D4

GN

D5

GN

D6

U7HFBR-1528

AN

OD

E1

CATH

OD

E2

GN

D3

GN

D4

GN

D5

GN

D6

U8HFBR-1528

R32K2

R42K2

R1147R

R1247RBTOP

BBOT

1A1

1B2

1Y3

GND4

Vcc 8

2B 7

2A 6

2Y 5

U2

SN75451

+5V

AN

OD

E1

CATH

OD

E2

GN

D3

GN

D4

GN

D5

GN

D6

U9HFBR-1528

AN

OD

E1

CATH

OD

E2

GN

D3

GN

D4

GN

D5

GN

D6

U10HFBR-1528

R52K2

R62K2

R1347R

R1447RCTOP

CBOT

1A1

1B2

1Y3

GND4

Vcc 8

2B 7

2A 6

2Y 5

U3

SN75451

+5V

GND

AN

OD

E1

CATH

OD

E2

GN

D3

GN

D4

GN

D5

GN

D6

U11HFBR-1528

AN

OD

E1

CATH

OD

E2

GN

D3

GN

D4

GN

D5

GN

D6

U12HFBR-1528

R72K2

R82K2

R1547R

R1647RRELA

RELB

1A1

1B2

1Y3

GND4

Vcc 8

2B 7

2A 6

2Y 5

U4

SN75451

+5V

GND

GNDGND

SEPIC PWM driver

R006

Javier Morales

PID101 PID102

COD1

PID201 PID202

COD2PIR101

PIR102COR1

PIR201

PIR202COR2

PIR301

PIR302COR3

PIR401

PIR402COR4

PIR501

PIR502COR5

PIR601

PIR602COR6

PIR701

PIR702COR7

PIR801

PIR802COR8

PIR901

PIR902COR9

PIR1001

PIR1002COR10

PIR1101

PIR1102COR11

PIR1201

PIR1202COR12

PIR1301

PIR1302COR13

PIR1401

PIR1402COR14

PIR1501

PIR1502COR15

PIR1601

PIR1602COR16

PIR1701 PIR1702COR17


PIU0050PIU0052

PIU0054

PIU0056

PIU0058

PIU0060PIU0062PIU0064

PIU00900PIU00910PIU00920

COU0

PIU101

PIU102

PIU103

PIU104 PIU105PIU106

PIU107

PIU108

COU1PIU201

PIU202

PIU203

PIU204 PIU205

PIU206

PIU207

PIU208

COU2

PIU301

PIU302PIU303PIU304 PIU305

PIU306PIU307PIU308

COU3PIU401

PIU402PIU403PIU404 PIU405

PIU406PIU407PIU408

COU4

PIU501 PIU502 PIU503 PIU504 PIU505 PIU506

COU5

PIU601PIU602PIU603PIU604PIU605PIU606

COU6


COU7


COU8


COU9


COU10


COU11


COU12

PIR1801

PIU00900

NL03V3

PIR102 PIR202PIR302 PIR402

PIR502 PIR602 PIR702 PIR802

PIR902 PIR1002PIR1102 PIR1202

PIR1302 PIR1402 PIR1502 PIR1602

PIR1701

PIU00920 PIU101 PIU107PIU108PIU201

PIU207

PIU208

PIU301

PIU307PIU308 PIU401

PIU407PIU408

NL05V

PIU0052

PIU106NLABOT

PIU0050

PIU102NLATOP

PIU0056

PIU206NLBBOT

PIU0054

PIU202NLBTOP

PIU0060

PIU306

NLCBOTPIU0058

PIU302

NLCTOP

PID102

PID202

PIU00910PIU104

PIU204

PIU304 PIU404

PIU503 PIU504 PIU505 PIU506 PIU603PIU604PIU605PIU606PIU703 PIU704 PIU705 PIU706 PIU803PIU804PIU805PIU806

PIU903 PIU904 PIU905 PIU906 PIU1003PIU1004PIU1005PIU1006 PIU1103 PIU1104 PIU1105 PIU1106 PIU1203PIU1204PIU1205PIU1206

PID101PIR1702

PID201PIR1802

PIR101 PIU103

PIU502

PIR201PIU105

PIU602

PIR301 PIU203

PIU702

PIR401PIU205

PIU802

PIR501 PIU303

PIU902

PIR601PIU305

PIU1002

PIR701 PIU403

PIU1102

PIR801PIU405

PIU1202

PIR901

PIU501

PIR1001

PIU601

PIR1101

PIU701

PIR1201

PIU801

PIR1301

PIU901

PIR1401

PIU1001

PIR1501

PIU1101

PIR1601

PIU1201

PIU0062

PIU402NLRELA

PIU0064

PIU406 NLRELB

Esquematico PCB receptores FO 3

AP ENDICE B. ESQUEMATICO PCBRECEPTORES FO

11

2

2

3

3

4

4

D D

C C

B B

A A

Title

Number RevisionSize

A4

Date: 28/05/2014 Sheet ofFile: C:\Users\..\IGBT_drivers_sheet_r3.SchDoc Drawn By:

Led2

2.7K

R5

Aerror Berror Cerror

10uF

C1

DIR1

A12

A23

A34

A45

A56

A67

A78

A89

GND10 B8 11B7 12B6 13B5 14B4 15B3 16B2 17B1 18

/OE 19Vcc 20

octal non-inverting buffer

SN74ALS641A-1N

Vout 1GND 2Vcc 3NC 4GND5

GND8

R1

Avago_HFBR_2528Z


GND8

R2

Avago_HFBR_2528Z


GND8

CB

Avago_HFBR_2528Z


GND8

CT

Avago_HFBR_2528Z


GND8

BB

Avago_HFBR_2528Z


GND8

BT

Avago_HFBR_2528Z


GND8

AB

Avago_HFBR_2528Z


GND8

AT

Avago_HFBR_2528Z

Bus0

R11

R22

R33

R44

R55

R66

R77

R88

R1

Resistor_8_bus

1A1

1B2

1Y3

GND4 2Y 52A 62B 7

Vcc 8Relay_driver

SN75451

Led1

680ohm

R6

10uFC3

1234

R1

1234

R2

D1Diode SFR104

D2Diode SFR104

1234

Power_in

1234

Power 15V

Header 4

R4

2.7K

R3

2.7K

R2

2.7K

VCC_15V

GND

VCC_15V

GND

VCC_5V

GND

VCC_15VVCC_5V

GND

GND

GND

VCC_15V

VCC_15V

VCC_15V

VCC_15V

100pFC13

Vin1

GN

D2

Vout 3LM7805

VCC_5V

100pFC6

100pFC7

100pFC8

100pFC9

100pFC10

100pFC11

100pFC12

VCC_5V

VCC_5V

VCC_5V

VCC_5V

VCC_5V

VCC_5V

VCC_5V

VCC_5V

GND

GND

GND

GND

GND

GND

GND

GND

1 2 3

Power_out

VCC_15VVCC_5V

GNDVCC_15V

GNDVCC_5V

GND

GND

VCC_15V

100nF

C2

100nFC4

TOP W1

ER W2

BOT W3

GND4

Vin BRK5

ER BRK6

+Vs7

+Vs8

GND9

GND10

CN1

CN1-Semikron SKS 22F_1

TOP U1

ER U2

BOT U3

GND4

TOP V5

ER V6

BOT V7

GND8

+Vs9

+Vs10

GND11

GND12

NC13

NC14

CN2

CN2-Semikron SKS 22F

100pFC5GND

SEPIC IGBT Drivers

R003

ER WTOP WGNDBOT WER BRKVin BRK+Vs+VsGNDGND

ER UTOP UGNDBOT UER VTOP VGNDBOT V+Vs+VsGNDGNDNCNC

PIAB01

PIAB02

PIAB03

PIAB04PIAB05

PIAB08

COAB PIAerror01 PIAerror02

COAerror

PIAT01PIAT02PIAT03

PIAT04PIAT05

PIAT08

COAT

PIBB01PIBB02

PIBB03

PIBB04PIBB05

PIBB08

COBB

PIBerror01 PIBerror02

COBerror

PIBT01

PIBT02PIBT03PIBT04PIBT05

PIBT08

COBT

PIC101PIC102 COC1

PIC201PIC202 COC2

PIC301PIC302

COC3 PIC401PIC402

COC4

PIC501PIC502COC5

PIC601PIC602

COC6 PIC701PIC702

COC7 PIC801PIC802

COC8 PIC901PIC902

COC9 PIC1001PIC1002

COC10 PIC1101PIC1102

COC11 PIC1201PIC1202

COC12PIC1301PIC1302

COC13

PICB01PICB02PICB03

PICB04PICB05

PICB08

COCB

PICerror01 PICerror02

COCerror

PICN101PICN102

PICN103

PICN104

PICN105PICN106PICN107

PICN108

PICN109

PICN1010

COCN1


PICN204

PICN205


PICN209

PICN2010


PICN2014

COCN2PICT01PICT02

PICT03PICT04PICT05

PICT08

COCT

PID101PID102

COD1

PID201PID202

COD2

PILed101 PILed102

COLed1

PILed201 PILed202

COLed2

PILM780501

PILM780502PILM780503

COLM7805

PIoctal non0inverting buffer01


PIoctal non0inverting buffer03PIoctal non0inverting buffer04PIoctal non0inverting buffer05



PIoctal non0inverting buffer08PIoctal non0inverting buffer09PIoctal non0inverting buffer010 PIoctal non0inverting buffer011






COoctal non0inverting buffer

PIPower 15V01

PIPower 15V02PIPower 15V03

PIPower 15V04

COPower 15V

PIPower0in01

PIPower0in02

PIPower0in03

PIPower0in04

COPower0in

PIPower0out01 PIPower0out02 PIPower0out03

COPower0out

PIR101

PIR102

PIR103PIR104PIR105

PIR108

COR1

PIR201

PIR202

PIR203

PIR204PIR205

PIR208

COR2

PIR301 PIR302COR3

PIR401 PIR402COR4

PIR501 PIR502COR5

PIR601 PIR602COR6

PIRelay0driver01PIRelay0driver02

PIRelay0driver03

PIRelay0driver04 PIRelay0driver05

PIRelay0driver06

PIRelay0driver07

PIRelay0driver08

CORelay0driver

PIAB02

PIAB05

PIAB08

PIAT02

PIAT05

PIAT08

PIBB02

PIBB05

PIBB08

PIBT02

PIBT05

PIBT08

PIC101 PIC201 PIC301 PIC401

PIC502

PIC601 PIC701 PIC801 PIC901 PIC1001 PIC1101 PIC1201PIC1301

PICB02

PICB05

PICB08

PICN103

PICN109

PICN1010

PICN203

PICN207

PICN2011PICN2012

PICT02

PICT05

PICT08

PID201

PILed101

PILed201

PILM780502



PIPower 15V01

PIPower 15V02PIPower0in01

PIPower0in02

PIPower0out01

PIR102

PIR105

PIR108

PIR202

PIR205

PIR208

PIRelay0driver03

PIRelay0driver04

PIAB01


PIAB04

PIAerror01PIR402

PIAerror02

PICN201

PIAT01


PIAT04

PIBB01


PIBB04

PIBerror01PIR302

PIBerror02

PICN205

PIBT01


PIBT04

PICB01


PICB04

PICerror01PIR202

PICerror02

PICN101PICN102

PIoctal non0inverting buffer017 PIR102

PICN104

PIoctal non0inverting buffer018 PIR101 PICN105PICN106

PICN202


PICN204


PICN206


PICN208


PICN2013

PICN2014

PICT01


PICT04

PID101 PIR101PIR102

PIRelay0driver05

PILed102PIR601

PILed202PIR501



PIR101

PIRelay0driver06

PIR104 PIR201

PIR201

PIRelay0driver02

PIR202

PIR204

PIAB03

PIAT03

PIBB03

PIBT03

PIC302 PIC402

PIC501

PIC602 PIC702 PIC802 PIC902 PIC1002 PIC1102 PIC1202PIC1302

PICB03

PICT03

PILM780503

PIoctal non0inverting buffer01 PIoctal non0inverting buffer020

PIPower0out02

PIR103

PIR203

PIR602

PIRelay0driver01PIRelay0driver07

PIRelay0driver08

PIC102 PIC202

PICN107

PICN108

PICN209

PICN2010

PID102

PID202

PILM780501

PIPower 15V03

PIPower 15V04

PIPower0in03

PIPower0in04

PIPower0out03

PIR100

PIR103

PIR104

PIR201

PIR203

PIR204

PIR301PIR401

PIR502

Esquematico PCB sensado 5

AP ENDICE C. ESQUEMATICO PCB SENSADO

11

2

2

3

3

4

4

D D

C C

B B

A A

Title

Number RevisionSize

A4

Date: 28/05/2014 Sheet ofFile: C:\Users\..\sense_06.SchDoc Drawn By:

+5V +3V3GND GND

GNDVFG1

VIM2

VIP3

VSS4 VREF 5

VOUT 6

VDD 7

EN/CAL 8U2

MCP6N11

100R

R1

vref

GND

Ia1kR2

100nF

C2

GND

12

AC1

100nF

C1

+3V3

Ia

VFG1

VIM2

VIP3

VSS4 VREF 5

VOUT 6

VDD 7

EN/CAL 8U3

MCP6N11

100R

R3

vref

GND

Ib1kR4

100nF

C4

GND

12

AC2

100nF

C3

+3V3

Ib

VFG1

VIM2

VIP3

VSS4 VREF 5

VOUT 6

VDD 7

EN/CAL 8U4

MCP6N11

100R

R5

vref

GND

Ic1kR6

100nF

C6

GND

12

AC3

100nF

C5

+3V3

Ic

20k

R7

20k

R8

GND

Vref1kR9

100nF

C7

GND

+3V3

123

P1RST

3MR10

3MR11

3MR12

R

S

A

B

CT

2K7

R13

2K7

R14

2K7

R15

GND

GND

VFG1

VIM2

VIP3

VSS4 VREF 5

VOUT 6

VDD 7

EN/CAL 8U5

MCP6N11

A

B

Vab

Vref

1kR18

100nF

C8

GND

+3V3

Vab

C

Vbc

GND

VFG1

VIM2

VIP3

VSS4 VREF 5

VOUT 6

VDD 7

EN/CAL 8U6

MCP6N11

B

Vref

1kR21

100nF

C9

GND

C

A

Vca

GND

VFG1

VIM2

VIP3

VSS4 VREF 5

VOUT 6

VDD 7

EN/CAL 8U7

MCP6N11

Vref

1kR24

100nF

C10

GND

+3V3

+3V3

VbcVca

1 23 45 67 8

P2

Header 4X2

aux1aux2aux3aux4

aux1aux2

aux3aux4

GND

+3V3vref

+5V

vrefvdc

DC-

DC+

220R

R20

vdc

ANODE1

CATHODE2

N.C.3 EMITER 4

COLLECTOR 5

BASE 6U8

4N25GND

+3V3

12

DCDC+DC-

JTAG-EMU11

JTAG-TMS3

JTAG-TCK5

ADC-DACA_(+)9

ADC-COMP-WT-A_(-)11

PGA1-GND13

ADC-COMP-PCMC-A1_(+)15ADC-COMP-PCMC-A2_(-)17

ADC-VDAC_(+)21

ADC_(-)23

ADC-DACC_(+)25

ADC-COMP-WT-C_(-)27

PGA3-GND29

ADC-COMP-PCMC-C1_(+)31

ADC-COMP-PCMC-C2_(-)33

ADC_(+)37

ADC_(-)39

ADC-CAL141

GND_VREFLO43

RSV_VREFHI45

5V0

920

GN

D91

0

3V3

900

U1doking

D1LED1

330

R25

GND

100nF

C12

47uF

C13

+3V3

1K

R26

100nF

C15

SEPIC sensado

R006

Javier Morales

PIAC101

PIAC102

COAC1

PIAC201

PIAC202

COAC2

PIAC301

PIAC302

COAC3

PIC101PIC102COC1

PIC201PIC202COC2

PIC301PIC302COC3

PIC401PIC402COC4

PIC501PIC502COC5

PIC601PIC602COC6

PIC701PIC702COC7

PIC801PIC802COC8

PIC901PIC902COC9

PIC1001PIC1002COC10

PIC1201PIC1202COC12

PIC1301PIC1302COC13

PIC1501PIC1502COC15

PID101PID102

COD1

PIDC01

PIDC02

CODC

PIP101PIP102PIP103

COP1

PIP201 PIP202PIP203 PIP204PIP205 PIP206

PIP207 PIP208

COP2

PIR101

PIR102COR1

PIR201 PIR202COR2

PIR301

PIR302COR3

PIR401 PIR402COR4

PIR501

PIR502COR5

PIR601 PIR602COR6

PIR701

PIR702COR7

PIR801

PIR802COR8

PIR901 PIR902COR9

PIR1001PIR1002COR10

PIR1101PIR1102COR11


PIR1301

PIR1302COR13

PIR1401

PIR1402

COR14

PIR1501

PIR1502COR15


PIR2001

PIR2002COR20



PIR2501

PIR2502COR25

PIR2601PIR2602COR26

PIU101

PIU103PIU105

PIU109

PIU1011

PIU1013

PIU1015PIU1017

PIU1021

PIU1023PIU1025PIU1027

PIU1029

PIU1031

PIU1033

PIU1037

PIU1039

PIU1041

PIU1043PIU1045

PIU10900PIU10910PIU10920

COU1

PIU201

PIU202

PIU203

PIU204 PIU205

PIU206

PIU207

PIU208

COU2

PIU301

PIU302

PIU303

PIU304 PIU305

PIU306

PIU307

PIU308

COU3

PIU401

PIU402

PIU403

PIU404 PIU405

PIU406

PIU407

PIU408

COU4

PIU501

PIU502

PIU503

PIU504 PIU505

PIU506

PIU507

PIU508

COU5

PIU601

PIU602

PIU603

PIU604 PIU605

PIU606

PIU607

PIU608

COU6

PIU701

PIU702

PIU703

PIU704 PIU705

PIU706

PIU707

PIU708

COU7

PIU801

PIU802

PIU803 PIU804

PIU805

PIU806

COU8

PIC1202 PIC1302

PIP204

PIR702

PIR2002

PIR2501

PIU10900PIU207

PIU208

PIU307

PIU308

PIU407

PIU408

PIU507

PIU508

PIU607

PIU608

PIU707

PIU708

NL03V3

PIP202

PIU10920

NL05V

PIR1001

PIR1502

PIU503

PIU702NLA

PIP201

PIU1031

NLaux1PIP203

PIU1033

NLaux2PIP205

PIU1037

NLaux3PIP207

PIU1039

NLaux4

PIR1101

PIR1401

PIU502

PIU603NLB

PIR1202

PIR1301

PIU602

PIU703NLC

PIDC01

PIU801NLDC0

PIDC02

PIU802NLDC0

PIC101 PIC201

PIC301PIC401

PIC501 PIC601

PIC701

PIC801

PIC901

PIC1001

PIC1201 PIC1301

PIC1501

PID102

PIP208

PIR801

PIR1302 PIR1402 PIR1501

PIU10910

PIU204

PIU304

PIU404

PIU504

PIU604

PIU704

PIU804

NLGND

PIC202PIR202PIU109

NLIa

PIC402PIR402

PIU1011

NLIb

PIC602PIR602

PIU1015

NLIc

PIAC101

PIR102PIU202

PIAC102

PIC102PIR101

PIU203

PIAC201

PIR302PIU302

PIAC202

PIC302PIR301 PIU303

PIAC301

PIR502PIU402

PIAC302

PIC502PIR501 PIU403

PID101PIR2502

PIR201

PIU201

PIU206

PIR401

PIU301

PIU306

PIR601

PIU401

PIU406

PIR701PIR802 PIR901

PIR1801

PIU501

PIU506

Importante 1

Documents

Transcript of Importante 1