IV Congreso Microelectrónica Aplicada (uEA 2013) 140...

Tolerancia a fallas en un filtro de alto orden mediante

una estrategia de hardware evolutivo

Mónica Lovay, Gabriela Peretti, Eduardo Romero

Grupo de Estudio en Calidad en Mecatrónica

Facultad Regional Villa María,

Universidad Tecnológica Nacional

Villa María, Argentina

[email protected]

Carlos Marqués

Grupo de Desarrollo Electrónico e Instrumental

Facultad de Matemática, Astronomía y Física,

Universidad Nacional de Córdoba

Córdoba, Argentina

[email protected]

Resumen—En este trabajo, se propone utilizar una estrategia de

hardware evolutivo (HE) para proveer tolerancia a fallas a un

filtro pasabajo de alto orden. Se trata de un filtro de octavo

orden que se implementa a través de la conexión en cascada de

cuatro secciones bicuadráticas en un dispositivo analógico

programable. El proceso de reconfiguración del filtro involucra

la ejecución de un algoritmo genético (AG) en una computadora

externa, luego de la detección de una falla. Para realizar el test

del filtro, se asume que es utilizado un procedimiento de test que

permite obtener periódicamente los valores actuales de los

parámetros configurables del filtro, durante la operación en

campo. En este caso de estudio, se presenta un AG que efectúa la

asignación del fitness utilizando de manera integrada dos

métodos de optimización a priori y una estrategia de

diversificación de la población. La performance del esquema

tolerante a fallas propuesto es evaluada a través de un modelo de

fallas paramétricas. Los resultados de las simulaciones realizadas

muestran que el filtro es capaz de mantener su funcionalidad

bajo la presencia de fallas, debido a que aún en estas condiciones,

el AG siempre encuentra soluciones que cumplen con los criterios

de performance definidos. Además, este trabajo presenta mejores

resultados con respecto a los obtenidos anteriormente utilizando

un esquema de HE similar.

Palabras claves: hardware evolutivo; hardware reconfigurable;

algoritmos genéticos; tolerancia a fallas; optimización multiobjetivo

I. INTRODUCCIÓN

El Hardware Evolutivo (HE) es una metodología que permite la reconfiguración de hardware a través de algoritmos evolucionarios. El HE tiene dos componentes fundamentales: el hardware reconfigurable (HR) y los mecanismos de reconfiguración (MR) [1-4].

Los arreglos analógicos programables en campo (FPAA, Field Programmable Analog Array), constituyen un ejemplo característico de HR, debido a que pueden ser fácilmente reconfigurados para implementar diferentes circuitos analógicos. Esta característica posibilita la construcción de sistemas que puedan autoadaptarse para compensar fallas o cambios no previstos en el entorno operacional.

Por otro lado, los MR determinan la configuración apropiada mediante un procedimiento de búsqueda efectuado generalmente por un algoritmo genético (AG) [5-7]. Los AG son los más utilizados en estos casos, debido a la eficiencia

que presentan cuando el espacio de búsqueda es considerablemente grande.

Cuando el AG se ejecuta en software y sólo la configuración final es implementada en el HR, la técnica de HE es clasificada como extrínseca. Por otro lado, las técnicas de HE intrínsecas proponen la evaluación y la implementación de cada individuo generado durante el proceso de evolución genética directamente en el hardware [4].

En este trabajo se aborda el problema de evaluar la capacidad de un esquema de tolerancia a fallas basado en HE para un filtro de octavo orden. En particular, el esfuerzo se focaliza en la evaluación de performance del AG utilizado para mantener la funcionalidad del filtro bajo diferentes condiciones de fallas. Se asume que el filtro se implementa en un dispositivo ispPAC10 de Lattice Semiconductor [8]. No obstante, y debido al alto costo computacional de las evaluaciones a realizar, se adopta un modelo matemático del filtro (en el nivel función de transferencia) para las evaluaciones presentadas más adelante.

Es necesario destacar que en [9] se ha presentado un esquema de HE para el filtro bajo estudio. No obstante, la estrategia propuesta en este trabajo presenta características diferentes. Una de ellas está relacionada con el cálculo de los errores que permiten al AG evaluar la aptitud de las posibles configuraciones de filtro. En este caso de estudio se considera solamente el error relativo en magnitud, el cual es calculado a partir de la función de transferencia correspondiente a cada configuración de filtro. La misma es obtenida utilizando los valores actuales de los parámetros configurables del filtro. La otra característica diferente está basada en la definición de las especificaciones, que son más exigentes aquí debido a que la evaluación del error es efectuada en cuatro bandas de frecuencia con un margen de error permitido considerablemente más pequeño. La incorporación de las características mencionadas introduce cambios en el AG desarrollado, haciendo necesaria una nueva evaluación del esquema tolerante a fallas propuesto. La performance del AG presentado es evaluada mediante la simulación de fallas paramétricas, en la cual se incorporan además nuevos modos de falla.

II. CARACTERÍSTICAS DEL SISTEMA

El dispositivo ispPAC10 es un FPAA que presenta cuatro celdas analógicas, cada una compuesta por un amplificador

IV Congreso Microelectrónica Aplicada (uEA 2013) 140

Universidad Tecnológica Nacional - Facultad Regional Bahía Blanca RED_UIE

operacional (OA), una resistencia, un capacitor programable, y dos amplificadores de entrada (IA) que se conectan al amplificador operacional a través de resistencias. ispPAC10 también posee recursos de interconexión internos que permiten programar conexiones entre las celdas, un sistema de referencia, un circuito de auto calibración, y una memoria de configuración.

El diseño del filtro se realiza utilizando Pac Designer [10], el cual programa las conexiones usando los recursos internos y establece el valor correspondiente para cada uno de los componentes programables. Por medio de esta herramienta, se diseña un filtro pasabajo de orden ocho (referenciado más adelante como filtro nominal), con ganancia DC igual a uno, como una cascada de cuatro secciones bicuadráticas. La topología de una sección bicuadrática se muestra en la Figura 1.

IA1

IA2

CF1

OA1IA3

RF1

OA2

CF2

k11

k12

k21

Vin

Vout

Figura 1. Implementación de una sección bicuadrática en el dispositivo

ispPAC10.

La función de transferencia para una salida con características de filtrado pasabajo se puede expresar como:

( )

( ) ( )

( )

( ) ( )

(1)

En (1), k11, k12 y k21 son ganancias programables correspondientes a cada amplificador de entrada IA (Figura 1). Estas ganancias pueden programarse en el rango de -10 a +10 en pasos de 1, mientras que los capacitores CF pueden hacerlo en 128 valores posibles. Las resistencias de 250kΩ representan a la resistencia de entrada de cada IA (no mostradas en la Figura 1).

En cada chip ispPAC10 pueden implementarse hasta dos filtros bicuadráticos. Por este motivo, se utilizan dos chips para la implementación del filtro de octavo orden. La expresión general de la función de transferencia Hy(s) en función de los componentes del ispPAC10 es:

( ) ∏ (

( ) ( )

( )

( ) ( )

) (2)

En (2), el subíndice i indica la etapa bicuadrática. Cada implementación de un filtro con transferencia Hy requiere configurar 8 capacitores (CF1i y CF2i) y 12 ganancias (k11i, k12i y k21i).

La Figura 2 muestra la característica de la respuesta en frecuencia del filtro nominal, denominada Hn(jw). Esta característica debe mantenerse dentro de ciertos límites de tolerancia durante la operación en campo.

Figura 2. Respuesta nominal del filtro diseñado.

III. ESTRATEGIA DE HARDWARE EVOLUTIVO

En este trabajo, se adopta una estrategia de HE extrínseca. Se considera que durante la operación en campo periódicamente pueden determinarse los valores actuales de ganancia de los IA y de los capacitores correspondientes a cada etapa bicuadrática. Este tipo de determinaciones en celdas configurables analógicas requiere analizar aquellas configuraciones que permiten determinar de manera directa o indirecta el valor de los componentes. El generalmente alto número de configuraciones posibles complica esta tarea. En general, estos procedimientos son posibles cuando se dispone de ciertas capacidades de proceso de datos en el sistema. Soluciones a problemas similares han sido propuestas en [11-12]. Es necesario destacar que el procedimiento de test no es objeto de estudio del presente trabajo. Por este motivo, se asume que dichos valores están disponibles luego de la aplicación de la estrategia de test.

De esta manera, si se detectan degradaciones en estos parámetros que provoquen que la respuesta del filtro de alto orden sobrepase los límites de tolerancia establecidos, es invocado el MR. El mismo involucra la ejecución de un AG (en una computadora externa) que evoluciona los valores de los parámetros configurables del filtro. Luego, los valores evolucionados son cargados en el hardware para continuar la operación normal.

A. Implementación del AG

El AG debe encontrar los valores de ganancia de los IA

(k11i, k12i y k21i) y los valores de los capacitores (CF1i y

CF2i), correspondientes a cada etapa bicuadrática i, con el

objetivo de mantener la respuesta del filtro Hy(s) dentro de las

especificaciones en la banda de paso, en el punto de corte, en

la banda de transición y en la banda de atenuación. Por esta

razón, el AG debe resolver un Problema de Optimización

10 3 10 4 10 5 10 6 0

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

0.9

1

Mag

nit

ud

Hn

(ab

s)

(ab

s)

Frecuencia (Hz)



Multiobjetivo (POM) [13, 14], con un espacio de búsqueda

total de 7.21E+20 implementaciones diferentes de filtros.

La Figura 3 muestra un diagrama de flujo que representa

las operaciones básicas realizadas por el AG desarrollado.

Asignar Fitness

Selección

Cruce adaptivo

Mutación adaptiva

Cond. de

Parada?

Condition

Parada?

Fin

Sí

No

Inicializar Población

Figura 3. Diagrama de flujo del AG desarrollado.

A continuación, se describe la implementación de cada bloque del diagrama de flujo:

1) Inicializar población: El AG genera de manera aleatoria una población de individuos. Cada individuo representa un diseño de filtro posible formado por la concatenación de los valores de ganancia de los IA (k11i, k12i y k21i) y los valores de los capacitores (CF1i y CF2i) correspondientes a cada etapa bicuadrática.

2) Asignar fitness: En este trabajo se considera que el objetivo más importante es mantener la respuesta del filtro dentro de las especificaciones en el punto de corte. Las especificaciones son menos estrictas en las demás bandas. Esta consideración permite el uso de alguno de los métodos de optimización a priori [13-16], los cuales transforman un POM en otro con un solo objetivo. En este caso de estudio se utilizan dos de ellos para efectuar la asignación del valor de aptitud (fitness) a cada individuo. La elección de los mismos resulta de la comparación experimental realizada en [9], donde la aplicación conjunta del método de Suma Ponderada y el método de Restricciones-ɛ proporcionan al AG las mejores características en cuanto a error y tiempo de ejecución. A continuación se explica la implementación de los dos métodos mencionados en la asignación del fitness efectuada por el AG desarrollado:

a) Método de Suma Ponderada (MSP): este método es utilizado para construir la función fitness de nuestro problema de optimización, la cual permite asignar un valor inicial de aptitud a cada individuo. MSP propone combinar los diferentes objetivos en uno solo, generalmente de manera

lineal, permitiendo la utilización de AG tradicionales como los descriptos en [6, 11, 17]. La función fitness (f) resultante es la siguiente:

( ) ∑ [ ( )] (3)

donde B es una constante agregada para evitar la existencia de valores negativos. k adopta los valores 1, 2, 3 y 4, para la banda de paso, el punto de corte, la banda de transición y la banda de atenuación, respectivamente. Los valores de wk se denominan pesos y representan el grado de importancia asignado al error en cada banda. ERMy(fk) es el error relativo en magnitud para el individuo y en la banda k, obtenido a partir de la siguiente expresión:

( ) || ( )| | ( )|

| ( )|| . (4)

En (4) fk es la frecuencia considerada en la banda k. Si k=1, fk es la frecuencia correspondiente al ERM máximo obtenido entre tres frecuencias pertenecientes a la banda de paso. En las demás bandas se considera solamente una frecuencia. Hn es la respuesta del filtro nominal definida como respuesta objetivo en la sección II. Hy es la función de transferencia del individuo y, obtenida a partir de los valores actuales de los capacitores y de ganancia de los IA, los cuales se consideran disponibles de acuerdo a lo explicado en la Sección III.

b) Método de Restricciones-ɛ: este método es utilizado luego de la aplicación de la función fitness (f) a cada individuo. MR permite transformar los objetivos en restricciones. De esta manera, pueden introducirse para cada banda las restricciones correspondientes respecto a los errores tolerables máximos permitidos en cada una de ellas. Las mencionadas restricciones son representadas mediante la siguiente expresión:

( ) k=1, 2, 3, 4. (5)

En (5) los valores de ɛk representan el error máximo tolerable definido para cada banda k.

La aplicación de estas restricciones se propone con el propósito de introducir información en el fitness acerca del grado de cumplimiento de las mismas por cada individuo. Esta consideración proporciona mayor precisión en el proceso de selección, lo cual permite dirigir de manera más eficiente la búsqueda.

La estrategia desarrollada aplica una técnica de penalización [18-19] en aquellos individuos que violan una o más de las restricciones expresadas en (5), con el propósito de disminuir el valor inicial de fitness obtenido en (3). Por otro lado, se aplica una técnica de premiación [19] que incrementa el valor inicial de fitness, cuando el individuo respeta todas las restricciones.

Luego de la aplicación de los dos métodos a priori mencionados, el proceso de asignación del fitness continúa con la aplicación de la función Sharing [15, 18-19] a cada individuo. Esta función representa una estrategia de



diversificación de la población que tiene el propósito de mantener la misma distribuida a través de múltiples regiones del espacio de búsqueda, para evitar la convergencia prematura a un óptimo local. La función Sharing considera que el fitness debe ser compartido como un único recurso entre individuos similares en una población. Por este motivo, trabaja degradando el valor de fitness de cada individuo de acuerdo a un indicador relacionado al número de individuos similares en la población.

3) Selección: La selección de los individuos es realizada mediante el método de la ruleta giratoria, mediante el cual la probabilidad de selección de un individuo es proporcional a su fitness.

4) Cruce y mutación adaptivos: El AG utiliza estrategias de cruce y de mutación adaptivas que tienen como objetivo efectuar en las primeras generaciones la exploración del espacio de búsqueda (una búsqueda en amplitud que permita localizar zonas prometedoras). El algoritmo comienza aplicando la técnica de cruce en tres puntos y el método de mutación aleatorio uniforme [5-7]. Luego, si el AG encuentra al menos una solución donde el ERM correspondiente a cada banda se aproxima (en determinado porcentaje) al error máximo tolerable (ɛi), comienza a utilizar la técnica de cruce en un solo punto. Este cambio tiene como propósito efectuar la explotación del espacio de búsqueda (una búsqueda en profundidad sobre las zonas prometedoras que permita localizar las mejores soluciones). Si luego de transcurrida una cierta cantidad de generaciones consecutivas, el AG no encuentra soluciones que cumplen con los criterios de performance establecidos, incrementa la probabilidad de mutación (solamente para la generación actual) y comienza a utilizar nuevamente la técnica de cruce en tres puntos.

5) Condición de parada: El AG se detiene cuando alcanza la cantidad máxima de

generaciones establecida o bien cuando encuentra al menos una solución que satisface las restricciones definidas en (5).

B. Parámetros del AG

El algoritmo se implementa utilizando como parámetros una población inicial de 200 individuos, probabilidad de cruce de 1, probabilidad de mutación de 0.01. La cantidad máxima de generaciones es 200. Por otro lado, el valor del error máximo tolerable en cada banda (referenciando en (5)), es el siguiente: ε1=±10%, ε2=±5%, ε3=±15% y ε4=±20%. La Figura 4 muestra la interpretación gráfica de estos valores, donde las frecuencias f11, f12 y f13 corresponden a la banda de paso, f2 es la frecuencia del punto de corte, f3 y f4 corresponden a la banda de transición y de atenuación, respectivamente.

Los valores asignados a los pesos utilizados en (1) son: w1=0.4, w2=0.3, w3=0.15 y w4=0.15. Estos valores fueron obtenidos luego de efectuar experimentos con diferentes combinaciones de pesos, teniendo en cuenta el grado de importancia asignado al error en cada banda.

Figura 4. Interpretación gráfica de los valores de εk y fk

IV. MODELO DE FALLA

La performance del esquema tolerante a fallas presentado es evaluada mediante inyección de fallas. El modelo de falla utilizado es uno paramétrico que considera desviaciones permanentes en los parámetros configurables del filtro, es decir, en los valores de los capacitores y de las ganancias de los IA. Se considera, para fallas en capacitores, dos escenarios de falla: el primero, asume que pueden existir desviaciones en sólo un banco de capacitores. El segundo, considera que los valores de todos los capacitores del filtro de octavo orden presentan desviaciones. Estos dos escenarios también se consideran para evaluar las fallas en los IA.

Para simular los escenarios de falla mencionados, se alteran los valores de los capacitores y ganancias de los IA, en un porcentaje de su valor nominal, ±10%, ±20%, ±30% y ±40%. El objetivo de estas evaluaciones es determinar la bondad de las soluciones halladas por el AG utilizando los valores degradados de capacidades y ganancias.

V. RESULTADOS EXPERIMENTALES

A. Operación libre de fallas

Los primeros experimentos se efectúan considerando el funcionamiento normal del sistema (libre de fallas), con el objetivo de realizar una evaluación inicial de la respuesta del AG y poder compararla luego con la obtenida en cada uno de los escenarios de falla propuestos.

En el modo de operación normal las simulaciones se efectúan considerando que el AG evoluciona los valores nominales de los capacitores y de las ganancias de los IA (mencionados en la Sección II).

Debido a que el AG realiza un proceso estocástico, los resultados pueden cambiar de acuerdo a la distribución estadística de la población inicial. Con el propósito de observar como los resultados pueden ser afectados por el seteo de la población inicial, se ha cambiado la semilla en la generación aleatoria de cada corrida.

Frecuencia (Hz) 10 3 10 4 10 5 10 6

0.1

0.2

0.3

0.4

0.5

0.6

0.7

0.8

0.9

1

1.1

Mag

nit

ud

(ab

s)

f f

f

E1=+10%

E1=+10% E1=+10%

E1=-10% f E1=-10%

E2=+5% E2=-5%

E3=+15%

E4=-20% E4=+20%

f 4

11 12

13

2

E3=-15% f 3

E1=-10%



La figura 5 muestra el ERM obtenido en cada una de las bandas en 50 corridas. En las cuatro bandas, el error relativo satisface los criterios de performance establecidos.

Figura 5. ERM bajo operación libre de fallas.

La tabla I muestra una caracterización del ERM en cada una de las bandas. Debido a que la distribución de los datos es no normal, se adopta la mediana como medida de tendencia central. Se consideran el mínimo y el máximo como medidas de dispersión. El AG mantiene los ERM máximos dentro de los criterios establecidos en todas las bandas.

TABLA I. CARACTERIZACIÓN DEL ERM BAJO OPERACIÓN LIBRE DE FALLAS

Banda Mediana Mínimo Máximo

Banda de Paso 8.00% 0.88% 9.98%

Punto de Corte 2.73% 0.09% 4.98%

Banda de Transición 13.51% 6.63% 14.96%

Banda de Atenuación 15.33% 0.48% 19.87%

Por otro lado, en todas las simulaciones, el AG finaliza su ejecución utilizando como máximo 190 generaciones, con una mediana de 37 generaciones.

B. Operación bajo condiciones de falla

1) Fallas en capacitores: Las tablas II y III muestran,

respectivamente, los efectos de las fallas de desviación en un

banco de capacitores a la vez y en todos los capacitores del

filtro de octavo orden al mismo tiempo, en el ERM de cada

banda.

TABLA II. CARACTERIZACIÓN DEL ERM PARA FALLAS EN UN CAPACITOR


Banda de Paso 6.83% 2.55% 9.99%

Punto de Corte 2.69% 0.01% 4.94%



TABLA III. CARACTERIZACIÓN DEL ERM PARA FALLAS EN TODOS LOS

CAPACITORES


Banda de Paso 8.20% 5.85% 8.93%

Punto de Corte 1.29% 0.55% 4.89%



Comparando los resultados obtenidos bajo operación normal (Tabla I) y con fallas, puede observarse que cuando se presentan fallas en un capacitor a la vez (Tabla II), el ERM máximo se mantiene prácticamente constante en todas las bandas, mientras que el ERM mínimo se incrementa en la banda de paso y en la banda de atenuación, disminuyendo en las otras dos bandas. La mediana disminuye en las cuatro bandas.

Por otro parte, si se comparan los resultados obtenidos considerando fallas de desviación en todos los capacitores a la vez (Tabla III), con los obtenidos bajo operación normal, puede observarse que cuando hay fallas el ERM máximo se mantiene prácticamente constante en todas las bandas, a excepción de la banda de paso donde disminuye. El ERM mínimo disminuye en la banda de transición, mientras que se incrementa en las demás bandas. Con respecto a la mediana, ésta se incrementa solo en la banda de paso, disminuyendo en las bandas restantes.

Aún bajo la presencia de fallas, el AG continúa encontrando soluciones que cumplen con los criterios de performance establecidos, utilizando como máximo 197 y 144 generaciones, con una mediana de 53 y 56 generaciones para los escenarios de fallas en un capacitor y en todos los capacitores, respectivamente.

2) Fallas en los IA: Las tablas IV y V visualizan los

efectos de las fallas de desviación en los valores de ganancia

de uno de los IA a la vez y en todos los IA al mismo tiempo,

en el ERM de cada banda.

TABLA IV. CARACTERIZACIÓN DEL ERM PARA FALLAS EN UN IA


Banda de Paso 6.92% 2.28% 10.00%

Punto de Corte 2.93% 0.04% 4.99%



TABLA V. CARACTERIZACIÓN DEL ERM PARA FALLAS EN TODOS LOS IA


Banda de Paso 7.38% 1.13% 9.92%

Punto de Corte 1.82% 0.80% 4.23%



Comparando estos resultados con los correspondientes a la

operación libre de fallas (Tabla I), puede apreciarse que, bajo la presencia de fallas de desviación en los valores de ganancia de uno de los IA (Tabla IV), el ERM máximo se mantiene casi constante en todas las bandas, a excepción de la banda de atenuación donde se incrementa levemente. El ERM mínimo se incrementa en la banda de paso, mientras disminuye en las demás bandas. La mediana aumenta su valor en el punto de corte y en la banda de atenuación, disminuyendo en las otras dos bandas.

Además, cuando se presentan fallas en todos los IA del filtro de octavo orden (Tabla V), con respecto a la operación normal se observa que el ERM máximo se incrementa levemente en la banda de transición, disminuyendo

0%

2%

4%

6%

8%

10%

12%

14%

16%

18%

20%

0 5 10 15 20 25 30 35 40 45 50

ERM

(Er

ror

Rel

ativ

o e

n M

agn

itu

d)

Número de corrida

Banda de Paso Punto de Corte

Banda de Transición Banda de Atenuación



ligeramente en las demás bandas. El ERM mínimo disminuye en la banda de transición y se incrementa en las otras tres bandas. Por otro lado, la mediana disminuye en todas las bandas.

El AG es capaz de mantener la performance del sistema dentro de las especificaciones, aún bajo la presencia de fallas, debido a que siempre encuentra soluciones satisfactorias antes de alcanzar las 200 generaciones. Bajo condiciones de falla en un IA, el algoritmo alcanza un máximo de 170 generaciones y una mediana de 35.5 generaciones. Por otro lado, bajo condiciones de falla en todos los IA, la cantidad máxima de generaciones alcanzada es 153 y la mediana asciende a 79.5 generaciones.

VI. CONCLUSIONES

En este trabajo se presenta un filtro de alto orden basado en dispositivos programables, con características de tolerancia a fallas a través de hardware evolutivo. Se presenta un AG que realiza la asignación del fitness utilizando dos métodos de optimización a priori y una estrategia de diversificación de la población. La performance del esquema tolerante a fallas con AG es evaluada a través de la inyección de fallas. Para ello se utiliza un modelo de fallas paramétrico que considera cuatro escenarios de falla: en un capacitor, en todos los capacitores, en un IA y en todos los IA. Los resultados de las simulaciones realizadas muestran que el AG es robusto para las fallas direccionadas en nuestra evaluación, debido a que siempre encuentra soluciones que cumplen con las restricciones establecidas antes de alcanzar el máximo número de generaciones definido. El esquema de HE presentado muestra mejores resultados en comparación con los obtenidos previamente utilizando un esquema de HE similar, a pesar de considerar especificaciones de performance más exigentes y nuevos modos de falla.

REFERENCIAS

[1] R. Salem Zebulum, M. Pacheco, M. Vellasco, “Evolutionary electronics: automatic design of electronic circuits and systems by genetic algorithms”, CRC Press, 2002.

[2] Q. Ji, Y. Wang, M. Xie, J. Cui, “Research on fault-tolerance of analog circuits based on evolvable hardware”, in Proceedings 7th international conference on Evolvable systems: from biology to hardware, pp. 100-108, 2007.

[3] T. Higuchi, Y. Liu, Xin Yao, " Evolvable hardware", Springer, 2006.

[4] G. Greenwood, A. Tyrrell, "Introduction to Evolvable Hardware: A

Practical Guide for Designing Self-Adaptive Systems", Wiley-Interscience, 2007.

[5] D. Goldberg, “Genetic Algorithm. Search, optimization and machine learning”, Addison-Wesley, 1989.

[6] X. Yu, M. Gen, “Introduction to Evolutionary Algorithms”, Springer 2010.

[7] R. Haupt, S. Ellen Haupt, "Practical Genetic Algorithms", Wiley 2004.

[8] Designing Higher-order Filters, Lattice Semiconductor Corporation, 2002.

[9] M. Lovay, G. Peretti, E. Romero, C. Marqués, "Comparación experimental de algoritmos genéticos en un filtro tolerante a fallas”, 3º Congreso de Microelectrónica Aplicada (uEA 2012), setiembre de 2012, Facultad de Ciencias Exactas, Ingeniería y Agrimensura, Universidad Nacional de Rosario.

[10] Pac-Designer Software User Manual, Lattice Semiconductor Corporation, 2011.

[11] M. Lovay, G. Peretti, E. Romero, C. Marqués, "An Adaptive Amplifier System for Wireless Sensor Network Applications", Journal of Electrical and Computer Engineering, vol. 2012, Article ID 762927, 14 pages, 2012.

[12] A. Laprovitta, G. Peretti, E. Romero, S. Mourad. “A low-cost configurability test strategy for an embedded analog circuit”. Microelectronics Journal, vol. 43, Issue 11, Pages 745-755, ISSN 0026-2692, 2012.

[13] Y. Collette, P. Siarry, Multiobjective optimization: principles and case studies, Springer, 2003.

[14] J. Branke, K. Deb, K. Miettinen, Multiobjective optimization: interactive and evolutionary approaches, Springer, 2008.

[15] El-Ghazali Talbi, “Metaheuristics From Design to Implementation”, Wiley, 2009.

[16] X. Yu, M. Gen, “Introduction to Evolutionary Algorithms”, Springer 2010.

[17] M. Lovay, A. Arregui, J. Gonella, G. Peretti, E. Romero, M. Lubaszewski, “Fault tolerant amplifier system using evolvable hardware”, IEEE Argentine School of Micro-Nanoelectronics, Technology and Applications (EAMTA 2010), Pág. 50-55, Noviembre de 2010, Montevideo, Uruguay.

[18] K. Deb, "Multi-Objective Optimization using Evolutionary Algorithms", Wiley, 2009.

[19] C. Coello Coello, "Evolutionary Algorithms for solving Multi-Objective Problems", Springer, 2007.



http://www.google.com.ar/search?hl=es&tbo=p&tbm=bks&q=inauthor:%22Tetsuya+Higuchi%22

http://www.google.com.ar/search?hl=es&tbo=p&tbm=bks&q=inauthor:%22Yong+Liu%22

http://www.google.com.ar/search?hl=es&tbo=p&tbm=bks&q=inauthor:%22Xin+Yao%22

https://www.google.com.ar/search?hl=es&sa=G&tbo=d&tbm=bks&tbm=bks&q=inauthor:%22Garrison+W.+Greenwood%22&ei=0mcJUYyiLMnw0QGpwICwDw&ved=0CDAQ9AgwAA

https://www.google.com.ar/search?hl=es&sa=G&tbo=d&tbm=bks&tbm=bks&q=inauthor:%22Andrew+M.+Tyrrell%22&ei=0mcJUYyiLMnw0QGpwICwDw&ved=0CDEQ9AgwAA

IV Congreso Microelectrónica Aplicada (uEA 2013) 140...

Documents

Transcript of IV Congreso Microelectrónica Aplicada (uEA 2013) 140...