Ing. Oscar Casimiro PariascaSem. 2013-I

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOSFACULTAD DE INGENIERIA ELECTRONICA

LABORATORIO DE CIRCUITOS DIGITALES II

LABORATORIO No. 2 : Circuitos Latch y Flip - FlopProfesor: Ing. Oscar Casimiro Pariasca

I. OBJETIVO:1. Analizar el principio de funcionamiento de los flip-flops RS, D, JK y T utilizados comercialmente.2. Identificar las diferencias entre un Flip-Flop y un “latch” de tipo D.3. Observar el efecto del reloj en los Flip Flop temporizados y la sincronía de las entradas y salidas.4. Implementar circuitos utilizando estos dispositivos de almacenamiento.

II. MATERIALES y EQUIPO :- Protoboard, cables de conexión.- CI. TTL :7400, 7402, 7404, 7408, 7474, 7475, 7476 (x 2) , otros flip-flops ( 74112)- Resistencias= 4 x 120 ohm ¼ watt; 4 x 1K ohm; leds x 4.- Fuente de c.c. +5 voltios, generador de pulsos, VOM.

III. CUESTIONARIO PREVIO1. Indique la diferencia entre los latches y los flip-flops2. Explicar la diferencia entre circuitos con entradas síncronas y con entradas asíncronas.3. Explique el funcionamiento de biestables básicos con compuertas NOR y con compuertas NAND.4. Generación del flanco de un pulso: En el circuito mostrado utilizamos el retardo de la puerta NOT que limita

la frecuencia de trabajo, para conseguir que el pulso efectivo del reloj CK dure unos poco nanosegundos.¿Cómo solucionaría si el retardo impuesto por la puerta NOT no fuese suficiente?

5. ¿Explique el funcionamiento del flip-flop RS síncrono implementado con puertas NAND? ¿Cómo deben serlos pulsos de reloj? . Muestre con una tabla de verdad.

¿Qué sucede con las salidas si, mientras el pulso de relojCk está en 1, se producen cambios en las entradas S y/oR?

Explique el caso cuando un biestable es activado conflancos de pulsos de reloj.

¿Cuál es la ecuación característica de un biestable R-Ssíncrono?

6. Explique el funcionamiento del flip-flop JK con señal de reloj.Muestre la tabla de verdad . ¿Cuál es su ecuación característica?

7. Explique para qué se utilizan las entradas de prefijación asíncronas ( Preset – Clear ) ( Set – Reset ) en losflip-flops?.

8. Utilizando mapas de Karnaugh, obtenga las ecuaciones características a partir de las tablas de verdad paralos biestables D y T

9. Muestre los símbolos de los flip-flops de acuerdo a la norma ANSI/IEEE y a la norma IEC10. Presentar los diagramas esquemáticos de los C.I. utilizados en esta práctica, así como sus tablas de verdad.

Ing. Oscar Casimiro PariascaSem. 2013-I

IV. PARTE EXPERIMENTAL:1. Latch SR con puertas NOR y NAND – Completar la tabla de verdad y el diagrama de señales para los

circuitos mostrados. Utilizar compuertas 74LS02 y 74LS00 . Coloque LEDs (polarizados adecuadamente) alas salidas . Verifique siempre las condiciones iniciales.

Compare los resultados obtenidos en ambos circuitos.

2. Latch “D” y Flip-Flop “D”Los conceptos de “latch” y Flip-Flop a veces son tomados (erróneamente) como sinónimos. La principaldiferencia radica en que un “latch” responde al nivel (ya sea alto o bajo) de una señal de reloj, mientras que unFlip-Flop solo lo hace únicamente en las transiciones (ascendentes o descendentes).

- Generador de combinaciones: Para verificar los flip-flops, utilizar el siguiente circuito generador de reloj,con el CI 7476, con la conexión de terminalesindicada:

- Verificar la operación del flip flop 74LS74 - tipo D.Verificar las entradas de PRESET y CLEAR. Mostrarun diagrama de tiempos para las señales D, CK y Q.

- Verificar la operación del latch 74LS75 - tipo D. Mostrar un diagrama de tiempos para las señales D, EN y Q.

- Conectar el circuito siguiente . Aplique con el generador depulsos una señal TTL de 10 KHz y con la ayuda delosciloscopio, elabore el diagrama de tiempos que contengalas salidas del generador (entradas “D”, “E” y CLK) y lassalidas “Q’s” del “latch y del Flip-Flop. Dibújelasmostrando la escala adecuada.

3. Flip-Flop “JK”- Verificar la operación del flip flop 74LS76 y del 74LS112.

Conectar el siguiente circuito: con ayuda del osciloscopio,obtenga un diagramas de tiempo con CLK, J, y Q; dibuje lasseñales adecuadamente.NOTA: Recuerde verificar en estos circuitos, la presencia de losflancos y no el pulso.Intercambiar las entradas J y K realice un nuevo diagrama detiempos. Analizar los resultados.

- ¿Cómo es la frecuencia de la señal de salida respecto a la señal de entrada?

4.- Obtener un flip-flop tipo T a partir del circuito anterior. Conecte esta entrada T a la salida B del generadorde combinaciones. Con el nuevo circuito, obtenga el diagrama de tiempos. Verificar su tabla de verdad.

Ing. Oscar Casimiro PariascaSem. 2013-I

Invertir las entradas T y CLK y obtenga un nuevo diagrama de tiempo. Analizar los resultados.CUESTIONARIO FINAL:

1. Qué es un circuito secuencial ?2. Explique las diferencias entre sistemas lógicos secuenciales síncronos y asíncronos?.3. Analizar el circuito generador de combinaciones. ¿Qué tipo de circuitos utiliza?, ¿En qué estado trabaja?.

4. Describa la operación del circuito de la figura siguiente:

¿Podría funcionar como un Flip–Flop?.

Explique como podría usarse para simular el resultado de lanzaral aire una moneda.

Suponga que Q = 0 significa que ha caído “sello” y que Q = 1“cara”.

5. Cual es la finalidad de un latch? Y un flip-flop?.

6. Muestre una tabla resumen con las ecuaciones características obtenidas a partir de las tablas de verdad paralos biestables SR, JK, D , T

7. ¿Cómo construiría un flip-flop JK utilizando flip-flop T y otras compuertas lógicas?. Explique

8. Utilize los manuales de especificaciones de TTL y CMOS y haga una lista de dos flip-flops con señal dereloj disparado por flanco de subida y otros dos flip-flops con señal de reloj disparado por flanco de bajada.Dibuje el diagrama de terminales de estos circuitos.

9. Analizar los resultados obtenidos en la parte experimental.

VI. CONCLUSIONES Y OBSERVACIONES.