7/24/2019 Lab Telecom

1/4

ING. ELECTRNICAVLADIMIR R. MORALES CH.

S4092-4

CONVERSION DE ANALOGO A DIGITAL

OBJETIVOSAnalizar y demostrar en Matlab la conversin de anlogo a digital con diagrama

de bloques en SIMULINK

MARCO TERICOSimulacin de un sistema de muestre ! Retencin

El bloque de muestreo y retencin adquiere la entrada en el uerto de se!al

cada vez que recibe un evento de disaro en el uerto de activacin "marcado

or #$ El bloque entonces tiene la salida en el valor de la entrada adquirida

%asta que se roduzca el siguiente evento de disaro$

La entrada de disaro debe ser un escalar or muestreo con la &recuencia de

muestreo igual a la velocidad de &otogramas de entrada en el uerto de la

se!al$ Se eseci&ica el evento de disaro usando el armetro de tio de

disaro'

(ising edge' disara el bloque de adquirir la entrada de se!al cuando la

entrada de disaro se eleva desde un valor negativo o cero a un valor

ositivo$

)alling edge' desencadena el bloque de adquirir la entrada de se!al

cuando la entrada de disaro cae desde un valor ositivo o cero a un

valor negativo$

Eit%er edge' desencadena el bloque de adquirir la entrada de se!al

cuando la entrada de disaro o bien se eleva desde un valor negativo o

cero a un valor ositivo o cae desde un valor ositivo o cero a un valor

negativo$

Se eseci&ica la salida del bloque antes del rimer evento de disaro con el

armetro estado inicial$ *uando la entrada adquirida es una matriz de M+or+

N, la condicin inicial uede seruna matriz de M+or+N, o un escalar que se

1

7/24/2019 Lab Telecom

2/4

ING. ELECTRNICAVLADIMIR R. MORALES

CH.

reite a trav-s de todos los elementos de la matriz$ *uando la entrada es un

vector no orientada longitud+M, la condicin inicial uede ser una &ila o columna

vector longitud+M, o un escalar que se reite a trav-s de todos los elementos

del vector$

Si selecciona la casilla de veri&icacin de entrada Latc% "bu&&er#, el bloque

emite el valor de la entrada del aso de tiemo anterior %asta que se roduzca

el siguiente evento de disaro$ .ara utilizar este bloque en un bucle, seleccione

esta casilla de veri&icacin$

Ca"a de dial# $SAM%LE AND &OLD'

Ti( de dis(arEl tio de evento que desencadena el bloque de adquirir la se!al de entrada$

Cndicin inicialLa salida del bloque antes del rimer evento de disaro$

Latc) $*u++er' de entradaSi esta casilla de veri&icacin, el bloque emite el valor de la entrada del aso

de tiemo anterior %asta que se roduzca el siguiente evento de disaro$

Tipos de datos admitidos

2

7/24/2019 Lab Telecom

3/4

ING. ELECTRNICAVLADIMIR R. MORALES

CH.

%uert Ti(s de dats admitids

Entrad

a

.unto &lotante de doble recisin

.unto &lotante de recisin simle

.unto )i/o "&irmado y sin &irmar#

0oole

1, 23, y enteros de 45 bits &irmado

Enteros sin signo de 1, 23 y 45 bits

6atillo *ualquier tio de datos soortado or

el gatillo bloque

Salidas .unto &lotante de doble recisin

.unto &lotante de recisin simle

.unto )i/o "&irmado y sin &irmar# 0oole

1, 23, y enteros de 45 bits &irmado

Enteros sin signo de 1, 23 y 45 bits

MARCO %R,CTICO7IA6(AMA 7E 0L89UES

3

7/24/2019 Lab Telecom

4/4

ING. ELECTRNICAVLADIMIR R. MORALES

CH.

Este e/emlo nos muestra la manera de %acer la conversin de anlogo a digital

mediante el sistema de muestreo realizado con el Simulin: con el bloque de

;simle and %old