Lab2elc Mos

13
DISCUSIÓN Tarea 1 –Características de dispositivos MOSFET 1-a- Voltaje de umbral y parámetros de proceso de dispositivo NMOS Se calcula la corriente Id por medio de la ley de Ohm y se grafica la característica Id vs V DS R(kΩ) DVM(V) Vds(V) Id(mA) 1 4.635 5.294 4.635 10 7.18 2.176 0.718 100 8.178 1.733 0.08178 1.5 2 2.5 3 3.5 4 4.5 5 5.5 0 0.5 1 1.5 2 2.5 3 3.5 4 4.5 5 Id vs VDS Id(mA) El circuito con MOSFET se dice que está conectado como Diodo por lo que su comportamiento se encuentra gobernado por la siguiente ecuación: i d = 1 2 K ( w L ) [ ( V DS V t ) 2 ] Para el punto (Id,V DS )=(4.635,5.294) tenemos:

description

laboratoria de electronica 1

Transcript of Lab2elc Mos

Page 1: Lab2elc Mos

DISCUSIÓN

Tarea 1 –Características de dispositivos MOSFET1-a- Voltaje de umbral y parámetros de proceso de dispositivo NMOS

Se calcula la corriente Id por medio de la ley de Ohm y se grafica la característica Id vs VDS

R(kΩ) DVM(V) Vds(V) Id(mA)1 4.635 5.294 4.635

10 7.18 2.176 0.718100 8.178 1.733 0.08178

1.5 2 2.5 3 3.5 4 4.5 5 5.50

0.5

1

1.5

2

2.5

3

3.5

4

4.5

5

Id vs VDS

Id(mA)

El circuito con MOSFET se dice que está conectado como Diodo por lo que su comportamiento se encuentra gobernado por la siguiente ecuación:

id=12K (wL ) [(V DS−V t )

2]

Para el punto (Id,VDS)=(4.635,5.294) tenemos:

4.635=12K (wL )[ (5.294−V t )

2] (1)

Para el punto (Id,VDS)=(0.08178,1.733) tenemos:

Page 2: Lab2elc Mos

0.08178=12K (wL )[( 1.733−V t )

2] (2)

Al simultanear las ecuaciones (1) y (2) tenemos:Vt =1.19V K(w/L)=0.55 mA/V2

Dado que los 3 NMOS están todos en un mismo integrado hecho de un solo material, los valores anteriores son consistentes para todos los NMOS

1-b- Voltaje de umbral y parámetros de proceso de dispositivo PMOS

Se calcula la corriente Id por medio de la ley de Ohm y se grafica la característica Id vs VDS

R(kΩ) DVM(V) Vds(V) Id(mA)1 1.448 -3.532 1.448

10 2.71 -2.291 0.271100 3.275 -1.728 0.03275

-4 -3.5 -3 -2.5 -2 -1.50

0.2

0.4

0.6

0.8

1

1.2

1.4

1.6

Id vs VDS

Id(mA)

El circuito con MOSFET se dice que está conectado como Diodo por lo que su comportamiento se encuentra gobernado por la siguiente ecuación:

id=12K (wL ) [(V DS−V t )

2]

Trabajando con |Vt| y |VDS|Para el punto (Id,VDS)=(1.448,3.532) tenemos:

Page 3: Lab2elc Mos

1.448=12K (wL ) [(3.532−V t )

2] (1)

Para el punto (Id,VDS)=(0.03275,-1.728) tenemos:

0.03275=12K (wL )[(1.728−V t )

2] (2)

Al simultanear las ecuaciones (1) y (2) tenemos:Vt =-1.41V K(w/L)=0.643 mA/V2

Dado que los 3 PMOS están todos en un mismo integrado hecho de un solo material, los valores anteriores son consistentes para todos los PMOS y estos valores son muy apegados a los modelos en SPICE

Tarea 2 – Compuerta inversora CMOS

Se grafica la característica Vo vs Vi y la característica ID vs Vi a partir de los resultados medidos:

Vi Vo (V) Vf (V) ID (mA)0 12 0.044 0.044

1.49 11.22 0.0801 0.08013.006 8.078 1.549 1.5494.537 0.5597 1.931 1.9316.029 0.2464 1.178 1.1787.58 0.1247 0.7074 0.7074

9.029 0.0266 0.1724 0.172410.486 0.0006 0.7074 0.707412.01 0 0.0017 0.0017

Page 4: Lab2elc Mos

0 2 4 6 8 10 12 140

2

4

6

8

10

12

14

(Vo (V)ID (mA)

Tarea 3 - Características de retardo ideales de compuerta inversora.

Circuito diseñado en Spice el cual está conectado a una carga capacitiva de 10 pF a la salida del inversor.

Page 5: Lab2elc Mos

Grafica del comportamiento transitorio de la figura xxxxxxxx al Aplicar un pulso de 100 ns en la entrada con tiempo de subida (rise time) y de caida (fall time) de 0.1 ns.

-----------------------------------------------------------------------------------------------------------------

El retardo de propagación es el tiempo entre el momento que la entrada cruza el voltaje intermedio (2.5 V en nuestro caso) y el momento en que lo hace la salida.

Page 6: Lab2elc Mos

el retardo de propagación para la salida yendo de alto a bajo (tdHL)

tdHL= 8.0593n

el retardo de propagación para la yendo de bajo a alto (tdLH)

Page 7: Lab2elc Mos

tdLH =6.5115ns

Grafica en Spice de la corriente absorbida por el NMOS tras la conmutación de la entrada en TrHL.

Page 8: Lab2elc Mos

Cuando ocurre TrHL el PMOS se apaga casi instantáneamente y el NMOS se encuentra inicialmente en saturación por lo tanto el NMOS como se observa en la grafica xxxxxxx la corriente en este tiempo es mayor al iniciar la transición.

Tarea 4 - Características de retardo en cascada de la compuerta inversora.

Con el circuito diseñado en Spice el cual se muestra figura xxxxxx de la tarea 3 se resimula para encontrar tdHL y tdLH con un pulso que tiene un tiempo de subida de 20 ns.

Page 9: Lab2elc Mos

tdHL=12.968ns TdLH=11.636ns

Circuito diseñado en Spice en el cual se Conecta tres inversores en cascada (cada uno con una capacitancia de salida de 10pF). Se le aplica un pulso con 20 ns de tiempo de subida y tiempo de caída y un período de 100 ns.

Page 10: Lab2elc Mos

Graficar las formas de onda

Page 11: Lab2elc Mos

Retardo1

Page 12: Lab2elc Mos

el retardo2

Page 13: Lab2elc Mos

CONCLUSIONES.

BIBLIOGRAFÍA.

Sedra. Circuitos Microelectrónicos, Quinta edición. McGraw-Hill Interamericana, 2006.

Ramos. Notas de Clase de Instrumentación Electrónica. Universidad de El Salvador, 2013.