Modulo de desarrollo - HC09 - Plan Apoyo...

Modulo de desarrollo

Spartan 3 Starter Kit

Universidad Simón Bolívar - 1 - EC1723 Circuitos Digitales

Modulo de Desarrollo: Spartan 3 Starter Kit

Página 1 of 9

Elementos constituyentes del modulo SPARTAN 3 Starter Kit

1. FPGA XC3S200 2. PROM XCF02S 2M 3. Jumpers Flash 4. SRAM 256x16 10ns

SRAM 256x16 10ns 5. Puerto VGA 8 colores 6. Puerto Serial RS232 7. Driver Max232 8. Jumper 9. PS/2 Port 10. 4 displays 7 segmentos 11. 8 Switches deslizantes 12. 8 Leds 13. 4 pulsadores 14. Oscilador 50 Mhz 15. Socket oscilador adicional 16. Jumpers Modo Configuración 17. Pulsador PROGRAM 18. Led DONE 19. Expansión B1 20. Expansión A2 21. Expansión A1 22. Conector JTAG 23. Cable Paralelo JTAG 24. Conector JTAG Paralelo 25. Adaptador AC-DC 5vdc, 2ª 26. POWER ON Led 27. -28-29 reguladores 3.3v,2.5v,1.2v



Página 2 of 9

Ubicación de los componentes

Cara Superior del Modulo

SPARTAN 3 xc3s200

Pulsador PROG Debe ser oprimido para que el programa pase de la memoria FLASH al FPGA

Memoria FLASH xcf02s 2M

Puerto JTAG donde conecta el cable que va al puerto paralelo de la PC



Página 3 of 9

Ubicación de los componentes

Cara inferior del modulo

Cristal 50 Mhz Conectado al pin T9 del FPGA



Página 4 of 9

4 Displays 7 segmentos

Pines de los 7 segmentos son comunes



Página 5 of 9

SWITCHES, PULSADORES y LEDS

Ubicación de los pines



Página 6 of 9

Pines de los 4 displays 7 segmentos



Página 7 of 9

Pines de los 8 LEDS cátodo común



Página 8 of 9

Ubicación de los pines de los switches

conexión de los switches al FPGA



Página 9 of 9

Ubicación de los pines de los pulsadores

BTN0M13

BTN1M14

BTN2L13

BTN3L14

gnd

Vcc

FPGA

XC3S200_ft256_ -4

Universidad Simón Bolívar - 1 - EC1723 Circuitos Digitales ___Trimestre Sep._Dic.08

FPGA Spartan xc3s200 ft 256 -4

Página 1 of 4

ESTRUCTURA DEL FPGA SPARTAN 3 xc3s200

Los FPGA SPARTAN 3 de XILINX tienen básicamente 5 tipos de componentes:

1. CLB CONFIGURABLE LOGIC BLOCKS. Los CLB están constituidos por 4 slices. El xc3s200 posee 480 CLB equivalentes a 200.000 compuertas. Los CLB están dispuestos en una matriz de 24 filas por 22 columnas.

2. IOB I/O BLOCKS. Dispuestos en 5 bancos (BANKS). EL xc3s200 ft256 posee 256 pines de I/O de los cuales solo 173 están disponibles al usuario.

3. Bloques de memoria RAM. 4. Bloques multiplicadores. EL xc3s200 ft256

posee 12 multiplicadores de 18 bits, dispuestos en 2 columnas.

5. DCM (DIGITAL CLOCK MANAGER). EL xc3s200 ft256 posee 4 DCM ubicados en las 4 entradas permitidas de la señal de reloj.



Página 2 of 4

Especificaciones del FPGA SPARTAN 3

DCM permite duplicar la frecuencia del reloj



Página 3 of 4

PINOUT del xc3s200 ft256

Pin T9 Entrada del reloj en el SPARTAN 3 Starter Kit

Se muestran en color blanco los 173 pines disponibles al ususario



Página 4 of 4

Rutas troncales del reloj en el interior del FPGA

El Spartan 3 xc3s200 posee 8 entradas de reloj y 4 bloques DCM.

Se muestran las rutas troncales por las cuales debe viajar la señal del reloj

ISE 10.1

Implementación – Simulación

Universidad Simon Bolivar - 1 - EC1723 Circuitos Digitales__Trimestre Sept.-Dic. 2008

Simular ISE 10.1

Pagina 1 of 32

• Abrir el programa: START Xilinx ISE Design ISE Project Navigator


Simular ISE 10.1

Pagina 2 of 32

• Crear Nuevo Proyecto: File New Project

New Project


Simular ISE 10.1

Pagina 3 of 32

• Asignar Nombre y Ubicación al proyecto

proy1 Ubicación

Esquemático


Simular ISE 10.1

Pagina 4 of 32

• Seleccionar FPGA XC3S200-FT256-4 • Seleccionar Simulador ISE Simulator • Seleccionar Lenguaje Preferido VHDL


Simular ISE 10.1

Pagina 5 of 32

• No creamos nuevos archivos fuente en esta etapa


Simular ISE 10.1

Pagina 6 of 32

• No copiamos archivos existentes al proyecto en esta etapa


Simular ISE 10.1

Pagina 7 of 32

• Verificamos las especificaciones introducidas


Simular ISE 10.1

Pagina 8 of 32

• Se creará un archivo esquemático


Simular ISE 10.1

Pagina 9 of 32

New Source


Simular ISE 10.1

Pagina 10 of 32

• Seleccionar Tipo de Archivo Fuente • Asignar Nombre al Nuevo Archivo

Nombre del esquemático

Selecionar Schematic


Simular ISE 10.1

Pagina 11 of 32

• Crear circuito en el esquemático

Seleccionar Simbols


Simular ISE 10.1

Pagina 12 of 32

escribir and2

CLICK and2

Arrastrar (DRAG) el simbolo con el

MOUSE


Simular ISE 10.1

Pagina 13 of 32

• Crear circuito en el esquemático

Add Wire


Simular ISE 10.1

Pagina 14 of 32

• Añadir terminales de Entrada y de Salida

Add I/O Marker


Simular ISE 10.1

Pagina 15 of 32

• Asignar nombre a los terminales de Entrada y de Salida

Doble CLICK en el terminal


Simular ISE 10.1

Pagina 16 of 32

Escribir Nuevo Nombre


Simular ISE 10.1

Pagina 17 of 32

• Opcional: Puede cambiar el tamaño de las letras

Selecionar

I/O Markers

Selecionar Tamaño


Simular ISE 10.1

Pagina 18 of 32

• Guardar el archivo creado

Guardar


Simular ISE 10.1

Pagina 19 of 32

• Crear Símbolo esquemático del circuito Semisumador creado

Create Schematic Symbol


Simular ISE 10.1

Pagina 20 of 32

• Crear un nuevo archivo esquemático con el nombre Sumador

New Source


Simular ISE 10.1

Pagina 21 of 32

• Abrir el nuevo archivo esquemático

Selecionar


Simular ISE 10.1

Pagina 22 of 32

• Seleccionar el símbolo del Semisumador y añadirlo dos veces

Selecionar

Selecionar


Simular ISE 10.1

Pagina 23 of 32

• Completar el circuito del Sumador

Completar y Guardar


Simular ISE 10.1

Pagina 24 of 32

• Crear archivo de Estimulos o de Excitación para la SIMULACION

• Project New Source Test BenchWaveform

Project New Source

Selecionar tipo de archivo Test Bench Waveform

Asignar nombre al archivo de ESTIMULOS


Simular ISE 10.1

Pagina 25 of 32

• Verificar que el archivo de ESTIMULOS esta asociado al circuito tope

Asociado al circuito Sumador


Simular ISE 10.1

Pagina 26 of 32

• Finalizar la creación del archivo de ESTIMULOS (TEST BENCH WAVEFORM)


Simular ISE 10.1

Pagina 27 of 32

• Definir tiempo de simulación

Tiempo de simulación 8000 ns

Seleccionar Circuito Combinatorio


Simular ISE 10.1

Pagina 28 of 32

• Crear los niveles de las señales de excitación

Click con el MOUSE para cambiar los niveles

Guardar el archivo


Simular ISE 10.1

Pagina 29 of 32

• Cambiar al modo de SIMULACION (Behavioral Simulation)

Selecionar Behavioral Simulation


Simular ISE 10.1

Pagina 30 of 32

• INICIAR la Simulación

Doble CLICK Simulate Behavioral Model


Simular ISE 10.1

Pagina 31 of 32

• Simular durante un tiempo especificado (Run for Specified Time)

Selecionar Run For Specified Time


Simular ISE 10.1

Pagina 32 of 32

• Hacer Zoom Out de forma de poder observar todo el rango de SIMULACION

Hacer CLICK Zoom Out

ISE 10.1

Programación

Universidad Simón Bolívar EC1723 Circuitos Digitales Página 1 de 34

Página 1 of 34

Abrir el archivo tope del proyecto


Página 2 of 34

Crear el archivo de restricciones “CONSTRAINTS”

Project New Source

Crear el archivo donde se asignarán los pines de I/O del circuito

New Source


Página 3 of 34

Asignar nombre al archivo de “CONSTRAINS”

Este archivo tiene extensión .ucf

Pines


Página 4 of 34

Verificar las asignaciones hechas

Pines.ucf asociado al archivo de mas alta jerarquía


Página 5 of 34

ASIGNAR PINES

Floorplan Area /IO/Logic Post-Synthesis


Página 6 of 34

Automáticamente se abre el programa accesorio PACE

En esta columna asignarán lo pines A F12 (sw0) B G12 (sw1) Cin H14 (sw2) Co P11(LD7) S P12 (LD6)


Página 7 of 34

Pines y su ubicación

Ubicacion


Página 8 of 34

Pines y su ubicación

Después de asignados los pines debe guardar el archivo creado

Y cerrar el programa accesorio PACE

Pines ubicados


Página 9 of 34

Generación del archivo que se grabará en la memoria FLASH

El archivo que se graba en la memoria FLASH xcfo2 tiene extensión .mcs

Generate Target PROM


Página 10 of 34


Página 11 of 34

EL archivo .mcs es creado por el programa ACCESORIO IMPACT

OK Abrir el IMPACT


Página 12 of 34

Crear el archivo .mcs


Página 13 of 34

Asignar nombre al archivo .mcs de la memria FLASH

Asignar nombre


Página 14 of 34

Seleccionar tipo de memoria FLASH (serial fabricada por XILINX)


Página 15 of 34

Seleccionar modelo de memoria FLASH (xcf02s de 2M)


Página 16 of 34

Seguir


Página 17 of 34

Verificar asignaciones hechas


Página 18 of 34

Iniciar la conexión del modulo de desarrollo con la PC


Página 19 of 34

Seleccionar el archivo con extensión .bit que se grabará en el FPGA


Página 20 of 34

Seguir

Indicar que no se añadirá ningun otro dispositivo


Página 21 of 34

Seguir

Confirmar que no hay mas dispositivos


Página 22 of 34

Generar el archivo de la FLASH

Generate File


Página 23 of 34

Indicación de generación exitosa del archivo .mcs


Página 24 of 34

Establecer conexión con el modulo de desarrollo

Right click to Initialize JTAG chain


Página 25 of 34

Se inicia la comunicación por el puerto JTAG

que identificará los dispositivos programables en el modulo

Initialize chain


Página 26 of 34

Se hace BYPASS del FPGA porque el archivo quedara en la FLASH

BYPASS del FPGA


Página 27 of 34

Abrir el archivo que se grabara en la FLASH

Seleccionar prom_1.mcs


Página 28 of 34

Seguir


Página 29 of 34

Seleccionar la memoria FLASH

Doble click Memoria FLASH


Página 30 of 34

Programar la memoria FLASH xcf02 con el archivo Prom_1.mcs


Página 31 of 34

Seleccionar propiedades de programación de la memoria FLASH


Página 32 of 34

Progreso de la programación de la FLASH


Página 33 of 34

Indicación de programación exitosa de la FLASH


Página 34 of 34

Después de programada la FLASH no guarde el archivo de configuración.

Para que el programa baje de la FLASH aL FPGA debe oprimir el pulsador PROG presente en el modulo

Modulo de desarrollo - HC09 - Plan Apoyo...

Documents

Transcript of Modulo de desarrollo - HC09 - Plan Apoyo...