Prioridad de las relaciones de Cuba con América Latina y el Caribe.
Multiplexor con Prioridad
-
Upload
francisco-xavier-sevilla-r -
Category
Documents
-
view
1.167 -
download
2
description
Transcript of Multiplexor con Prioridad
UNIVERSIDAD NACIONAL DE INGENIERA
DIGITAL I
TRABAJO EXTRA
MULTIPLEXOR DE PRIORIDAD
ELABORADO POR:
Francisco Xavier Sevilla Rubí 2007 – 21835
DOCENTE:
Ing. Marlon Robleto
GRUPO:
3T1 – Electrónica
Managua, miércoles 8 de julio de 2009
1. Diseñe un multiplexor que pueda ser usado para conectar la línea de salida apropiada (OA,
OB, OC, OD) de cualquier de cuatro dispositivos a la línea de salida del sistema (OUTPUT)
sujeto al siguiente esquema de prioridad:
Dispositivo A – Primero (más alta prioridad)
Dispositivo B – Segundo
Dispositivo C – Tercero
Dispositivo D – Cuarto (más baja prioridad)
Cada dispositivo tiene una línea de solicitud (RA, RB, RC, RD) que es ASERTADA cuando la
línea de salida del sistema es solicitada por ese dispositivo. El multiplexor de prioridad
debe también retornar una señal a cada dispositivo (SA, SB, SC, SD) indicando si el
dispositivo que solicito la salida fue aceptado.
Estas señales deberían ser ASERTADAS solo si una solicitud ha sido recibida del dispositivo
y la salida ha sido conectada a la salida del sistema. Asuma que todas las señales de
entrada al multiplexor son ASERTADAS en ALTO y la señal de salida del multiplexor es
ASERTADA en BAJO.
SOLUCIÓN
Empezamos con un codificador de prioridad, que será quien seleccione en el multiplexor la salida
del dispositivo que debe ir a la salida del sistema, de acuerdo con lo indicado el dispositivo A tiene
la máxima prioridad y el dispositivo D la mínima, por tanto podemos crear la siguiente tabla:
TABLA 1
CODIFICADOR DE PRIORIDAD
ENTRADAS SALIDAS
D C B A A1 A0
X X X 1 1 1
X X 1 0 1 0
X 1 0 0 0 1
1 0 0 0 0 0
Por motivos prácticos se utilizar un 74LS148 CODIFICADOR DE PRIORIDAD DE 8 LINEAS A 3, que
tiene la siguiente tabla de funcionamiento (obtenida de la hoja de datos del fabricante)
TABLA 2
ENTRADAS SALIDAS
EL 0 1 2 3 4 5 6 7 A2 A1 A0 GS EO
H X X X X X X X X H H H H H
L H H H H H H H H H H H H L
L X X X X X X X L L L L L H
L X X X X X X L H L L H L H
L X X X X X L H H L H L L H
L X X X X L H H H L H H L H
L X X X L H H H H H L L L H
L X X L H H H H H H L H L H
L X L H H H H H H H H L L H
L L H H H H H H H H H H L H
De la tabla de funcionamiento observamos que las entradas son activas en BAJO, por tanto
ubicaremos un inversor a cada “Línea de Solicitud” (RA, RB, RC, RD) que son activas en ALTO.
Utilizaremos únicamente las entradas numero 4, 5, 6 y 7 del 74LS148, conectando RA a la entrada
7, RB a la entrada 6, RC a la entrada 5 y RD a la entrada 4; el resto de entradas las conectamos a
Vcc para desactivarlas. En las salidas, utilizaremos las salidas A1 Y A0. De esta forma ya tenemos
codificado qué dispositivo al solicitar tiene prioridad para trasladar su salida a la salida del sistema
y obtenemos la TABLA 1, pero con las salidas complementadas, debido a que son activas en BAJO.
Ahora lo que debemos hacer es llevar ese código a un multiplexor de 4 a 1, para ubicar las salidas
correspondientes, usaremos un 74ALS153 MULTIPLEXOR DUAL 4 A 1. La TABLA 3 muestra el
funcionamiento del multiplexor
TABLA 3
ENTRADAS
HABILITACION SALIDA SELECCIÓN DATOS
B A C0 C1 C2 C3
X X X X X X H L
L L L X X X L L
L L H X X X L H
L H X L X X L L
L H X H X X L H
H L X X L X L L
H L X X H X L H
H H X X X L L L
H H X X X H L H
De la tabla observamos que las entradas tanto de selección como de datos son activas en ALTO,
por tanto conectamos igual las entradas de selección a las salidas del codificador, A0 con A y A1
con B, luego las entradas de datos las distribuimos entre las salidas de cada dispositivo de la
siguiente manera:
OA con C0
OB con C1
OC con C2
OD con C3
Así conseguimos transferir la salida del dispositivo que solicita, siempre y cuando tenga mayor
prioridad, a la salida del sistema que es activa en ALTO en el 74ALS153, por lo que agregamos un
inversor a la salida para que sea activa en BAJO.
Utilizaremos también la salida del CODIFICADOR “GS” para habilitar el MULTIPLEXOR conectándola
a la “HABILITACION” de este, de esta manera evitamos que se seleccione un dispositivo sin antes
ser solicitado
Lo único que resta es enviar la confirmación hacia los dispositivos donde se indica cual fue
seleccionado, si y solo si éste ha solicitado la salida. Esto lo conseguimos con un DECODIFICADOR,
usaremos un 74LS139, cuya tabla de funcionamiento es la siguiente:
TABLA 4
ENTRADAS SALIDAS
HABILITACION SELECCIÓN
G’ B A Y0 Y1 Y2 Y3
H X X H H H H
L L L L H H H
L L H H L H H
L H L H H L H
L H H H H H L
Observamos que las entradas de selección son activas en ALTO, conectamos:
A (del decodificador) con A (del multiplexor)
B (del decodificador) con B (del multiplexor)
Las salidas son activas en BAJO, por lo que necesitaremos de inversores a cada una, conectamos
de la siguiente manera (luego de pasar por el inversor):
Y0: indica S_A
Y1: indica S_B
Y2: indica S_C
Y3: indica S_D
NOTA:
Se utilizaron para el diseño los siguientes integrados:
74LS148 CODIFICADOR DE PRIORIDAD DE 8 LINEAS A 3
74ALS153 MULTIPLEXOR DUAL 4 A 1
74LS139 DECODIFICADOR DUAL DE 2 LINEAS A 4
74LS04 INVERSOR
SIMULACION
Activación por teclado:
HABILITACION GENERAL: E (ENABLE)
DISPOSITIVO A:
o RA: A (R_A) Luz Amarilla
o OA: 1 (O_A) Luz Azul
o SA: Indicado con Luz Verde
DISPOSITIVO B:
o RB: B (R_B) Luz Amarilla
o OB: 2 (O_B) Luz Azul
o SB: Indicado con Luz Verde
DISPOSITIVO C:
o RC: C (R_C) Luz Amarilla
o OC: 3 (O_C) Luz Azul
o SC: Indicado con Luz Verde
DISPOSITIVO D:
o RD: D (R_D) Luz Amarilla
o OD: 4 (O_D) Luz Azul
o SD: Indicado con Luz Verde
SALIDA DEL SISTEMA (ACTIVA EN BAJO): Indicado con Luz Roja
ESQUEMA DEL CIRCUITO PAGINA SIGUIENTE
U1
74LS148N
A0 9
A1 7
A2 6
GS 14D313
D41
D52
D212D111D010
D74D63
EI5
EO 15Ke y = A
R_A
VCC
5V
Ke y = B
R_B
VCC
5V
Ke y = C
R_C
VCC
5V
Ke y = D
R_D
VCC
5V
J5
Ke y = E
ENABLE
VCC
5V
VCC
5V
U2A
74LS04N
U2B
74LS04N
U2C
74LS04N
U2D
74LS04N
U6
74ALS153N
2Y 92C010
2C111
2C212
2C313
A14
B2
~1G1
1Y 71C06
1C15
1C24
1C33
~2G15
Ke y = 1
0_A
VCC
5V
Ke y = 2
0_B
VCC
5V
J8
Ke y = 3
0_C
VCC
5V
Ke y = 4
0_D
VCC
5V
U7A
74LS139D
1Y04
1Y15
1Y26
1Y37
1A 2
1B 3
~1G 1
U2E
74LS04N
U2F
74LS04N
U3A
74LS04N
U3B
74LS04N
S_D
S_C
S_B
S_A
DEVICE A
DEVICE B
DEVICE C
DEVICE D
PRIORITY MULTIPLEXER
U3C
74LS04N
OUT PUT
PRIORITY MULTIPLEXER
Diseñe un multiplexor que pueda ser usado para conectar la linea
de salida apropiada (OA,OB,OC,OD) de cualquier de cuatro dispositivos
a la linea de salida del sistema (OUTPUT) sujeto al siguiente esquema de
prioridad
DISPOSITIVO A - Primero (Mas alta prioridad)
DISPOSITIVO B - Segundo
DISPOSITIVO C - Tercero
DISPOSITIVO D - Cuarto (Mas baja Prioridad)
Cada dispositivo tiene una linea de solicitud (RA,RB.RC.RD)
que es ASERTADA cuando la linea de salida del sistema es
solicitada por este dispositivo. EL multiplexor de prioridad
debe también retornar una señal a cada dispositivo (SA,SB,SC,SD)
indicando si el dispositivo que solicito la salida fue aceptado.
Estas señales deberian ser ASERTADAS solo si una solicitud
ha sido recibida del dispositivo y la salida ha sido conectada
a la salida del sistema. Asuma que todas las señales
de entrada al multiplexor son ASERTADAS en ALTO y la señal
de salida del multiplexor es ASERTADA en BAJO
ELABORADO POR:
FRANCISCO XAVIER SEVILLA RUBI 2007 - 21835
3T1 - ELECTRONICA
CURSO:
DIGITAL I
DOCENTE:
ING. MARLON ROBLETO
MARTES 7 DE JULIO DE 2009
OUT PUT D
OUT PUT C
OUT PUT B
OUT PUT A
REQUEST A
REQUEST B
REQUEST C
REQUEST D
ANEXOS
74LS148 CODIFICADOR DE PRIORIDAD DE 8 LINEAS A 3
74ALS153 MULTIPLEXOR DUAL 4 A 1
74LS139 DECODIFICADOR DUAL DE 2 LINEAS A 4
BIBLIOGRAFIA
Diseño Digital, M. Morris Mano. Tercera Edición