Practica 4

UNIVERSIDAD AUTÓNOMA DE BAJA CALIFORNIA FACULTAD DE INGENIERÍA (UNIDAD MEXICALI)

DOCUMENTO DEL SISTEMA DE CALIDAD

Formato para prácticas de laboratorio

Formuló

M.C. Jorge Eduardo Ibarra Esquer

Revisó

M.C. Gloria E. Chávez Valenzuela

Aprobó Autorizó

Maestro Coordinador de la Carrera Gestión de la Calidad Director de la Facultad Código GC-N4-017 .

Página 1 de 4 Revisión 0

CARRERA PLAN DE ESTUDIO

CLAVE ASIGNATURA NOMBRE DE LA ASIGNATURA

IC 2003-1 5040 Circuitos Digitales Avanzados

PRÁCTICA

No. LABORATORIO DE Circuitos Digitales Avanzados DURACIÓN (HORA)

4 NOMBRE DE LA PRÁCTICA “Redes Iterativas” 2

1 INTRODUCCIÓN

Las redes iterativas son estructuras utilices en la solución de problemas complejos, los cuales se pueden analizar por segmentos que se comportan de la misma manera. Al repetir la funcionalidad de estos segmentos obtenemos el sistema completo.

2 OBJETIVO (COMPETENCIA)

El alumno comprenderá el funcionamiento de las redes iterativas, mediante el diseño e implementación de ellas.

3 FUNDAMENTO

Una red iterativa consiste en un número de celdas idénticas conectadas de una manera regular. La forma más simple de una red iterativa consiste en un arreglo lineal de celdas combinacionales con señales viajando entre celdas en una dirección con una o mas entradas primarias (Xi) y posiblemente una o mas salidas primarias (Zi). Aunado a esto, cada celda tiene una o mas entradas secundarias (ai) y una o mas salidas secundarias (ai+1). La señal ai acarrea información sobre el estado de la celda anterior.

Fecha de efectividad: __________________




Página 2 de 4.

3 FUNDAMENTO La siguiente figura muestra un diagrama a bloques de una red iterativa.

Las entradas primarias a la celda (X1,X2,…,Xn) son aplicadas en paralelo; esto es, todas son aplicadas al mismo tiempo. Las señales ai se propagan linealmente entre las celdas. Como la red es combinacional, el tiempo requerido para que la red alcance la condición de estado estable, es determinado solamente por el retardo en el tiempo de respuesta de las compuertas de cada celda. Tan pronto como el estado estable es alcanzado, las salidas pueden ser leídas. Entonces la red iterativa puede funcionar como dispositivo de entrada paralela – salida paralela, en contraste con la red secuencial en la cual la entrada y la salida son seriales.

4 PROCEDIMIENTO (DESCRIPCIÓN)

A EQUIPO NECESARIO MATERIAL DE APOYO

Compuertas Lógicas AND, OR, NOT

Manual TTL

B DESARROLLO DE LA PRÁCTICA

Diseñe una red iterativa que compare 3 números de 3 bits cada uno. Los números de entrada son X=X3X2X1, Y=Y3Y2Y1 y Z=Z3Z2Z1, siendo el bit 1 el menos significativo, el circuito marcará cual número es mayor o cual es menor o si los tres números son iguales, para ello tendrá un arreglo de salida con 7 indicadores.





Página 3 de 4.

4 PROCEDIMIENTO (DESCRIPCIÓN)

ENTRADAS SALIDAS X = Y = Z S1 = Los tres números son iguales X>Y, X>Z S2 = X es mayor Y>X, Y>Z S3 = Y es mayor Z>X, Z>Y S4 = Z es mayor X<Y, Y=Z S5 = X es menor Y<X, X=Z S6 = Y es menor Z<X, X=Y S7 = Z es menor

La siguiente figura muestra un diagrama a bloques del comparador.

Realice la simulación de la práctica utilizando en software Quartus II de Altera para el dispositivo FLEX10K y utilice este mismo dispositivo para introducir los valores de X, Y y Z al circuito, así como para mostrar los indicadores de salida.

C CÁLCULOS Y REPORTE

Utilizar diagramas de estado para representar las posibles secuencias de los datos de entrada del diseño. Realizar los cálculos correspondientes y presentar un reporte de las actividades realizadas, problemas enfrentados y resultados obtenidos. Anexar a este reporte la simulación realizada para este circuito.





Página 4 de 4.

5 RESULTADOS Y CONCLUSIONES

Al finalizar esta práctica el alumno podrá aplicar de manera correcta el concepto de redes iterativas en la solución de problemas, lo cual facilita y reduce dicho proceso.

6 ANEXOS

Ninguno

Practica 4

Documents

Transcript of Practica 4