Presentación1 · Microsoft PowerPoint - Presentación1 Created Date: 20150909215002Z ...
Presentación1
description
Transcript of Presentación1
![Page 1: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/1.jpg)
Sistemas Digitales
1
![Page 2: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/2.jpg)
Contenidos• Repaso de sistemas digitales• Sistemas de numeración• Repaso de álgebra de Boole y simplificación• Sistemas combinacionales• Sistemas secuenciales• Memorias• Dispositivos lógicos programables
2
![Page 3: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/3.jpg)
![Page 4: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/4.jpg)
Relación entre los 16 primeros números decimales, binarios, octales y hexadecimales.
![Page 5: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/5.jpg)
CIRCUITOCOMBINACIONAL
5
El comportamiento de C queda definido mediante las funciones lógicas (Z1, Z2,…). El circuito C se puede considerar como una multifunción, donde cada función Zi en un instante t depende del valor de las variables en ese instante
![Page 6: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/6.jpg)
Características de los Circuitos Combinacionales
-Son acíclicos (no pueden contener bucles cerrados o realimentaciones)
-Dos salidas no pueden unirse entre sí (conflicto lógico si las dos generan diferentes niveles lógicos, en estos casos hay que utilizar puertas triestado). 6
![Page 7: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/7.jpg)
1
1
CODIFICADOR : circuito combinacional con m entradas y n salidas. Cada una de las entradas tiene asignado ún número de orden, cuando una de las entradas es activada y el resto permanecen en el estado lógico contrario, en las n líneas de salida aparece una combinación binaria que indica en un determinado código, el número de orden de la línea de entrada activada. Normalmente los códigos utilizados son el binario natural y el BCD.
Aplicaciones :
- Circuitos asociados a los teclados, para codificar las señales provenientes de la pulsación de las distintas teclas.
- Conexión entre la CPU y los dispositivos periféricos que pueden pretender el acceso a la CPU simultáneamente y deben ser atendidos de acuerdo a determinadas prioridades.
- Diseño de convertidores A/D.
![Page 8: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/8.jpg)
8
CODIFICADOR SIN PRIORIDAD En caso de activarse dos o más entradas simultáneamente, la salida será la unión (suma lógica) de las salidas correspondientes a cada entrada activada por separado, de modo que a la salida se obtendrá una codificación errónea
![Page 9: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/9.jpg)
1
1
En un decodificador se activa la salida cuyo número de orden coincide con el expresado en la combinación binaria de entrada.
Aplicaciones : - Direccionamiento (habilitación) de los dispositivos de E/S y
memorias por parte de la CPU. - Implementación de funciones lógicas.
9
![Page 10: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/10.jpg)
0
1
0
0
0
1
0
0
0
0
0
10
![Page 11: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/11.jpg)
11
Traduce una información codificada a otro código diferente
![Page 12: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/12.jpg)
Convertidor de código BCD para display de 7 segmentos :
12
Los dígitos decimales están codificados en BCD, el conversor traduce los cuatro bits del código BCD a una palabra de código de salida, apropiada para iluminar las segmentos
![Page 13: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/13.jpg)
Un multiplexor es un circuito combinacional con m entradas, una salida y n (m≤2n) entradas de selección. Conecta la salida con la entrada cuyo número de orden coincide con el introducido en las líneas de selección.
Aplicaciones:
- Enrutado de datos en sistemas multiprocesador.
- Selector de datos binarios en la CPU
- Implementación de funciones lógicas13
![Page 14: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/14.jpg)
1 0
0
D1
0
0
D1
Los bits de selección (S0 y S1) determinan la puerta AND habilitada.Estructura decodificadora (AND) para la selección del permite implementar funciones lógicas
14
![Page 15: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/15.jpg)
DEMULTIPLEXORES
Un demultiplexor es un circuito combinacional con una entrada, m salidas y n líneas de selección (m≤2n), que conecta la entrada con la salida cuyo número de orden coincide con la dirección de las líneas de selección.
15
![Page 16: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/16.jpg)
Sean dos números A y B:A=An-1An-2...A1A0 y B= Bn-1Bn-2...B1B0
Considérense las funciones:
E (Equal), G (Great) y L (Less)
E=1 sii A=BG=1 sii A>BL=1 sii A<B
COMPARADORES
16
Compara las magnitudes de dos números binarios
![Page 17: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/17.jpg)
- Cada bit Si de la suma se obtiene sumando los bits Ai, Bi y el acarreo que se produjo al sumar los bits Ai-1 y Bi-1, en la etapa anterior.
- La suma, en general, tendrá un bit más que los sumandos.
![Page 18: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/18.jpg)
SEMISUMADORES
Diseñaremos un circuito capaz de sumar dos palabras de un bit, como elemento unitario que asociaremos después para implementar sumadores de mayor número de bits.
El semisumador no tiene en cuenta el acarreo previo
![Page 19: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/19.jpg)
Sistemas secuenciales
19
![Page 20: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/20.jpg)
20
SISTEMAS SECUENCIALES
Circuitos que en un instante dado las salidas son funciones que dependen de las entradas externas y de la información almacenada en el instante considerado.
En sistemas informáticos aparecen como registros, memorias y unidad de control.
En la vida cotidiana los vemos en control de diferentes sistemas: Sistema de semáforos (recuerda la secuencia en que pasan los colores), Control de ascensor (recuerda la secuencia de pisos donde debe parar), código de seguridad (recuerda la secuencia de introducción de dígitos)
MODELO ESTRUCTURAL
C. Combinacional
M. Elementos de memoria
![Page 21: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/21.jpg)
21
SISTEMAS SECUENCIALES
Síncronos: existe una señal externa de sincronismo, señal de reloj.
La señal de reloj (onda cuadrada) sincroniza los cambios de las señales internas del circuito.
Asíncronos: no existe esa señal de sincronismo
MODELO ESTRUCTURAL
C. Combinacional
M. Elementos de memoria
(Reloj) CLK
Xi: variables de entrada, zi: variables de salida yi: variables de estado
![Page 22: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/22.jpg)
22
Elementos de memoria: Biestables (Flip-Flop)
Constituyen las células elementales de memoria de los sistemas secuenciales. Memorizan un bit de información, adoptando dos estados estables, “0” y “1”, en sus salidas Q y Q´ (variables de estado) que perduran en el tiempo aunque desaparezca la excitación que los originó.
Para modificar el estado de los biestables, es necesario añadir entradas externas al núcleo de memorización. Esto recibe el nombre de lógica de disparo, y su valor determina el valor de Q.
Atendiendo a la lógica de disparo los biestables se clasifican en RS, JK, D y T.
Si además añadimos señal de reloj o no, serían síncronos o asíncronos.
![Page 23: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/23.jpg)
23
Elementos de memoria: Biestables (Flip-Flop)
Sin sincronismo
![Page 24: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/24.jpg)
24
SINCRONISMO POR NIVEL O DISPARO POR NIVEL (ALTO o BAJO)
ALTO
BAJO
![Page 25: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/25.jpg)
25
![Page 26: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/26.jpg)
26
SINCRONISMO POR FLANCO O DISPARO POR FLANCO (DE SUBIDA o DE BAJADA)
![Page 27: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/27.jpg)
27
Símbolo que indica el disparo por flanco de subida
Símbolo que indica el disparo por flanco de bajada
![Page 28: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/28.jpg)
28
El disparo se realiza por flanco, no por nivel, para evitar oscilaciones contínuas en caso J=K=1
![Page 29: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/29.jpg)
La ecuación de biestable: Q(t+1)=TQt
29
Se obtienen cortocircuitando las entradas de un JK
El disparo se realiza por flanco, no por nivel, para evitar oscilaciones contínuas en caso T=1
Aplicación: Divisor de frecuencia Conmuta: pasa de 0 a 1
Conmuta: pasa de 1 a 0
![Page 30: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/30.jpg)
30
S=D y R=D´ en un RS J=D y K=D´ en un JK
![Page 31: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/31.jpg)
Sistemas secuenciales
Circuitos secuenciales básicos
31
![Page 32: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/32.jpg)
REGISTROS
REGISTRO: Circuito secuencial síncrono capaz de almacenar varios bits de información
INFORMACIÓN: formato serie o paraleloSerie: los bits se transfieren uno a continuación del otro por la misma línea.Paralelo: Se transmiten todos los bits al mismo tiempo, usando un numero de líneas de transferencia igual al número de bits
Clasificación de los registros según el formato de la información:Entrada serie, salida serie.Entrada serie, salida paralelo.Entrada paralelo, salida serie.Entrada paralelo, salida paralelo.
REGISTROS DE DESPLAZAMIENTO: utilizan formato serie en la entrada o salida. 32
![Page 33: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/33.jpg)
1 1 1 1 1
33
Los bits se desplazan a través de los biestables
![Page 34: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/34.jpg)
34
CI 74164. Incorpora la línea de puesta cero asíncrona (CLEAR) activa a nivel bajo, cuya misión es inicializar el registro.
![Page 35: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/35.jpg)
REGISTROS CON ENTRADA PARALELO Y SALIDA SERIE. (CARGA ASÍNCRONA)
01
01
1
1
1
1
0
1
1
0
1
0
0
1
35
PRESET Y CLEAR permiten la carga de información en paralelo
INHIBICION RELOJ a “0” se produce el desplazamiento con cada flanco de subida del reloj
![Page 36: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/36.jpg)
REGISTROS CON ENTRADA PARALELO Y SALIDA SERIE. (CARGA SÍNCRONA)
1 0 1 0
0
0 1 0 1
1
0
1
1
0
36
![Page 37: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/37.jpg)
37
Latch
Almacenamiento temporal de la información
![Page 38: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/38.jpg)
REGISTRO UNIVERSAL DE DESPLAZAMIENTO
38
![Page 39: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/39.jpg)
CONTADORES
Circuito secuencial capaz de almacenar, en binario o cualquier otro código el número de impulsos que recibe
Tres tipos:
AsíncronosSíncronosBasados en registros de desplazamiento
Aplicaciones: divisor de frecuencia, control de tiempos, secuenciador en unidades de control, etc.
39
![Page 40: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/40.jpg)
CONTADORES ASÍNCRONOSCONTADORES DE RIZADO (RIPPLE COUNTERS)
Los biestables no comparten la misma señal de reloj:
0
0
0
0
1
1
0
0
1
0
0
0
1
0
1
1
1
1
1
1
0
1
0
0
0
0
1
0
0
0
0
0
0
1
1
1
40
![Page 41: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/41.jpg)
CONTADOR ASÍNCRONO DESCENDENTE
41
![Page 42: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/42.jpg)
CONTADOR ASÍNCRONO REVERSIBLE
UP=1
DOWN=0
42
![Page 43: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/43.jpg)
CONTADOR MÓDULO N(CONTADOR MÓDULO 10)(CONTADOR MÓDULO 10)
0 1 0 1
0
43
![Page 44: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/44.jpg)
Memorias
44
![Page 45: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/45.jpg)
PARAMETROS FUNDAMENTALES DE LAS MEMORIAS
•Tiempo de acceso: tA tiempo que tarda una palabra en ser leída o escrita desde que se direccionar. La velocidad de acceso bA es la inversa del tiempo y se mide en palabras por segundo•Modo de acceso:
–Aleatorio (RAM, Random Access Memory) Se accede a las posiciones de memoria en cualquier orden. El tiempo de acceso es independiente de la posición.–Serie. Se accede a las posiciones en secuencia y el tiempo depende de la posición de la cabeza de lectura.
•Alterabilidad (Posibilidad de alterar el contenido de la misma )–Memorias ROM (Read Only Memory)
Memorias de "solo lectura"Almacenamiento permanente de datos y programasTipos:
ROM, PROM, EPROM, EEPROM.–Memorias RWM (Read‑Write Memory)
Memorias de lectura y escrituraAlmacenamiento no permanente de programas y datosMemorias SRAM, DRAM, FLASH
45
Son los dispositivos de almacenamiento de datos e instrucciones en los sistemas digitales.
![Page 46: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/46.jpg)
CLASIFICACIÓN
- Memorias ROM (Read Only Memory): El contenido se establece en el proceso de fabricación.
‑ Memorias PROM (Programable ROM): Son memorias ROM programables en un equipo especializado. El contenido es inalterable desde el momento de la programación.
‑ Memorias RPROM (Reprogramable ROM): Es posible reprogramarlas borrando el contenido previamente. Según la forma de realizar el borrado, se contempla una subclasificación adicional:
‑ Memorias EPROM (Erasable PROM): La grabación se realiza en equipos especiales. El borrado se realiza mediante la exposición del integrado a radiación ultravioleta. ‑ Memorias EEPROM o E2PROM (Electrically EPROM): Programables y borrables eléctricamente. Esto las dota de una gran versatilidad, puesto que tanto la programación, modificación y borrado puede realizarse ON LINE. Presentan la ventaja de ser borrables byte a byte.
46
![Page 47: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/47.jpg)
CAPACIDAD DE UNA MEMORIA RAM..
Nº de palabras: 2n
Bits por palabra: mOrganización 2n x m bits
Ejemplo: n=11, m=8Organización 211 x 8=2k x 8Capacidad 16 Kbits= 16384 bits
47
![Page 48: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/48.jpg)
Circuitos lógicos programables(PLD)
48
![Page 49: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/49.jpg)
DISEÑO DE CIRCUITOS CON MEMORIAS Y CIRCUITOS LÓGICOS PROGRAMABLES (PLD)
VENTAJAS:
Reemplazan a varios componentes discretosReducción de CI’sReducción de espacio, conexiones, consumo ...Reducción de costeAumento de fiabilidad
Posibilidad de ser reprogramadosVersatilidad de los diseños que se pueden adaptar a nuevas especificaciones.Posibilidad de corregir errores de diseño
Utilización de herramientas EDA (Electronic Desing Automation) en el diseño
Lenguajes de descripción de Hw (HDL), ejem: VHDL.Simulación...
Gran variedad de dispositivos con diversas tecnologías, arquitecturas y niveles de complejidad. Capacidades equivalentes desde varias decenas a varios millones de puertas.
49
![Page 50: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/50.jpg)
Memorias PROM y PLD A B C D
a b c d
PROM (16x4):
Matriz codificadora(fija)
Matriz decodificadora(programable)
SalidasProductos
50
![Page 51: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/51.jpg)
a b c d
A B C D
Utilizando una PROM 16x4:
51
![Page 52: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/52.jpg)
Memorias PROM y PLD
A B C D
a b c d
FPLA (4x16x4):(Field Programmable Logic Array)
Matriz codificadora(programable)
Matriz decodificadora(programable)
SalidasProductosEntradas
52
![Page 53: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/53.jpg)
A B C D
Utilizando un FPLASimplificando:
a=A; b=A’B+AB’c=B’C+BC’; d=C’D+CD’
Resultado 7 productos, FPLA=4x7x4
a b c d
AD’CAB’BC’A’BB’CDC’
53
![Page 54: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/54.jpg)
Memorias PROM y PLD
A B C D
a b c d
PAL (4x16x4):(Programmable Array Logic)
Matriz codificadora(programable)
Matriz decodificadora(fija)
SalidasProductosEntradas
54
![Page 55: Presentación1](https://reader035.fdocumento.com/reader035/viewer/2022062712/563dbab6550346aa9aa767a2/html5/thumbnails/55.jpg)
Utilizando un PALSimplificando:
a=A; b=A’B+AB’c=B’C+BC’; d=C’D+CD’
Resultado 7 productos, PAL=4x8x4
a b c d
A B C D
A0A’BAB’B’CBC’C’DCD’
55