Proteccion en Radioenlaces

PROTECCIÓN EN RADIOENLACES

1503-(1)

1503

PROTECCIÓN EN RADIOENLACES Referido a los sistemas de protección para enlaces de radiofrecuencia. Sobre los ecualizadores

para fading selectivo, los combinadores para diversidad de espacio y los conmutadores para diversidad de frecuencia.

1- ECUALIZADORES (IGUALADORES). 1.1- ECUALIZACIÓN El espectro de la señal digital modulada en PSK o QAM tiene la particularidad que la potencia se encuentra distribuida en forma más uniforme dentro del ancho de banda del canal que en el caso de la modulación analógica. Por otro lado, la propagación atmosférica cuando existe desvanecimiento selectivo (multitrayectoria o caminos múltiples) producen picos de atenuación denominados Notch que afectan a ciertas frecuencias. Cuando la potencia está concentrada en una banda pequeña, como en la modulación analógica FM o en radioenlaces digitales de baja y media capacidad, estos picos aparecen como una atenuación plana dentro de la banda. En cambio, en los radioenlaces digitales de alta capacidad se produce una deformación del espectro muy notoria. El resultado es que la atenuación del espectro es pequeña, pero la deformación es grande. La deformación del espectro se traduce en una distorsión de la señal demodulada conocida como interferencia intersímbolo ISI (InterSymbol Interference). La ISI incrementa la BER en presencia de ruido térmico; es decir, degrada el umbral de sensibilidad del receptor. Se han buscado dos soluciones para este problema: -Ecualizadores en el dominio de la frecuencia ubicados a nivel de IF que corrigen el espectro recibido y -Ecualizadores en el dominio del tiempo ubicados a nivel de BB que corrigen la forma de onda de la señal demodulada. Los primeros son un desarrollo de la década de los años `80 y paulatinamente han sido desplazados frente a los segundos debido a que estos pueden efectuarse totalmente mediante circuitos lógicos. Como la propagación atmosférica es variable en el tiempo (tanto la atenuación como la posición en frecuencia del Notch lo son) los ecualizadores deben ser autoadapatativos; es decir, adaptables de acuerdo con la distorsión del espectro o forma de onda. 1.2- ECUALIZADOR EN EL DOMINIO DE LA FRECUENCIA Este tipo de ecualizador pretende corregir en parte la deformación del espectro recibido. Sólo se utiliza en equipos de alta capacidad de la jerarquía plesiócrona (140 ó 4x34Mb/s); por lo tanto es un desarrollo de la década de los años `80 que no ha tenido continuidad en los equipos de los `90. En estos se ha desarrollado la técnica de ecualización en banda base. En la Fig 01 se dispone de un tipo de ecualizador en frecuencia. La señal de IF se separa en dos vías para luego ser sumadas. Una de ellas pasa por un switch a puente de diodos que desfasa 0° ó 180° la señal de IF; posteriormente se coloca un retardo de 3,57 nseg. La señal de IF es amplificada en un control automático de ganancia AGC. Luego del AGC se toman muestras del nivel de densidad espectral de potencia en 60 y 80 MHz mediante filtros pasabanda y diodos detectores de nivel. Comparando ambos valores se controla al AGC para mantener un nivel de salida constante y se controla al switch para corregir la pendiente producida por el Notch. Por ejemplo, si el nivel de 60 MHz es inferior al de 80 MHz el «switch» (puente de diodos) trabaja con un desfasaje de 0° a la salida. De esta forma el retardo de 3,57 nseg corresponde a un desfasaje de 77° para 60 MHz, 90° para 70 MHz y 103° para 80 MHz. Como resultado de la suma de las componentes de IF sin desfasaje y las componentes desfasadas se produce una mejora en la amplitud de 60 MHz respecto de 80 MHz. Como este proceso es muy rápido cuando la suma produce que la parte baja del espectro supera a la parte alta, el switch se conmuta con lo cual se tiene un desfasaje adicional de 180° y se invierte la relación de amplitudes. Este circuito es autoadaptativo ya que la variable es el tiempo que se mantiene el switch en cada una de las dos posiciones de compensación. Con este circuito se han corregido valores de hasta 0,5 dB/MHz de pendiente en el espectro. El problema es que si bien se corrige la pendiente de atenuación el pico del Notch no se elimina. Por otro lado, si el Notch se encuentra en 70 MHz no hay diferencias entre el valor del nivel en 60 y 80 MHz. Un ecualizador más evolucionado se muestra también en la Fig 01. En este caso la muestra de densidad espectral de potencia en 70 MHz controla al AGC y las muestras en 60 y 80 MHz controlan a 2 circuitos de compensación. El primero de ellos permite corregir una pendiente negativa o positiva de atenuación mediante


1503-(2)

el coeficiente a; el segundo corrige una deformación en el centro del espectro mediante el coeficiente b. La transferencia de cada circuito corrector responde a la expresión: H(w)= (a-1.expjωT +a0+ a+1.exp-jωT).exp-jωT = (1+2.a.cos ωT).exp-jωT Este segundo tipo de ecualizador autoadaptativo es en teoría superior al primero. La mejora introducida por el ecualizador se puede cuantificar mediante la medición de la Signatura del demodulador, la cual relaciona la atenuación del Notch y la tasa de error BER.

Fig 01. Ecualizador en el dominio de la frecuencia. 1.3- ECUALIZADOR EN EL DOMINIO DEL TIEMPO El resultado de la deformación del espectro en IF por la acción del notch del fading selectivo es la deformación de la forma de onda en la BB. La señal demodulada debería tener 2 niveles de tensión +1/-1 (para una modulación 4PSK) en los instantes de regeneración; sin embargo esto no ocurrirá y por lo tanto se puede decir que la señal tiene ISI. Esto se observa en la Fig 02a/b donde la señal S de entrada al ecualizador (salida del demodulador) no pasa por +1 y -1 en los distintos instantes de regeneración (-2T, -T, 0, T, 2T, etc). La interferencia intersímbolo se observa con claridad cuando se efectúa el diagrama de ojo de la señal recibida. Los circuitos básicos que forman el ecualizador en banda base son: -LFE (Linear Forward Equalizer). Permite generar los filtros de respuesta impulsiva finita FIR. -DFE (Decision Feedback Equalizer). Es un ecualizador transversal no-lineal porque tiene realimentación. En la Fig 02a se muestra un ejemplo con una celda pre-cursor (a.S) y otra celda post-cursor (b.S"). El funcionamiento de las celdas es el siguiente: -La señal de entrada S está retardada un tiempo T (ancho del bit) obteniéndose la señal S'. -Luego se retarda otro tiempo T para obtener S". -La señal S' que no está afectada por coeficiente alguno y se la denomina cursor. -En cambio, la señal S que se multiplica por un coeficiente a y se lo denomina precursor. -El precursor corrige la deformación de la onda (ISI) en un instante de decisión anterior. -El postcursor (señal S" afectada por el coeficiente b) corrige la ISI en el instante de decisión posterior. -Los coeficientes a y b son variables (autoadaptativos) de forma tal que: en –T: a.S= -S' y en +T: b.S"= -S'.


1503-(3)

Con lo cual la suma de las 3 componentes no tendrá ISI en -T y +T. Con esto es posible corregir la ISI de un pulso sobre los adyacentes en el mismo tren de datos. Si se desea, se puede colocar una gran cantidad de celdas precursor y postcursor para mejorar la ISI sobre un número mayor de instantes de decisión. Por otro lado, se puede reducir la ISI producida por un tren de pulsos (eje I o Q) sobre el otro (eje Q o I). En otras palabras, se elimina la interferencia que un pulso provoca sobre otro del eje ortogonalmente modulado. Los algoritmos para calcular los coeficientes siguen distintas alternativas. Se evalúan teniendo en cuenta el número de iteraciones de algoritmo a una entrada estacionaria. Algunos algoritmos son: -El algoritmo Zero-Forcing responde al criterio de Nyquist; tiene la desventaja que el filtro inverso amplifica el ruido. -El algoritmo LMS (Loast Mean Square) minimiza el error cuadrático medio entre la salida real y la deseada. -El RLS (Recursive Least Square) mejora la tasa de convergencia de LMS. EJEMPLO. En los sistemas más complejos el ecualizador está compuesto por varias etapas; ver el diagrama a bloques de la Fig 02b que muestra el ecualizador para un equipo de 140 Mb/s del año 1988. Un ecualizador para equipos SDH de 1995 utiliza la misma idea con mejoras sustanciales pero sobre la misma línea de diseño. Se observa que el ecualizador se encuentra luego del demodulador y antes de la regeneración. El circuito Loop de Costas que permite controlar al VCO (OL del demodulador) se conecta luego de la ecualización. La ecualización al mejorar la forma de onda produce una reconstrucción del espectro.

Fig 02a/b. Ecualizador en el dominio de la frecuencia.


1503-(4)

El procesamiento se efectúa tomando una muestra de la señal analógica recibida (señal que corresponde a 4 niveles de tensión en la modulación 16 QAM y a 8 niveles en 64 QAM). Dicha muestra se codifica en 7 bit mediante un conversor A/D. Previamente se tiene un AGC con una señal de control con 2 bit de precisión (4 niveles). La red de ecualización consiste en 5 etapas (2 etapas precursor y 2 postcursor) para corregir cada tren de datos sobre sí mismo y en forma cruzada. La precisión de los coeficientes es de 11 bit y el resultado del producto es de 12 bit. El resultado definitivo tendrá sólo una precisión de los 2 ó 3 bits más significativos (16 ó 64 QAM) que corresponde al número de niveles de regeneración. Los coeficientes son generados por un circuito de procesamiento de datos en base a la tensión de error interpretada como la diferencia entre el valor real de la señal de recepción y el nivel teórico esperado. Este ecualizador es mucho más complejo que el de media capacidad produciendo una mejora mayor y siendo mucho más eficiente que el ecualizador de IF. Por otro lado los desarrollos de fines de los años `90 son a su vez de mayor complejidad. 1.3- VARIEDAD DE SOLUCIONES. Este tipo de estructura circuital permite realizar diferentes circuitos: -Ecualizador autoadaptativo en el demodulador. -Filtro de banda base en el modulador. -Ecualizador de compensación a la polarización cruzada. -Ecualizador adaptativo del retardo de grupo. FILTRO FIR. El filtro FIR (Finite Impulse Response) dispone de un circuito similar a los analizados para ecualizadores transversales. En este caso los coeficientes son fijos y determinan la pendiente del filtrado. Los retardos son fracciones del impulso rectangular a filtrar. La expresión matemática es: Y(n) = ΣM bk . X(n-k) Donde: Y(n) es la salida del filtro cuando la señal de entrada es X(n). La señal X(n-k) son las componentes con retardo y bk es el coeficiente (1/M+1). Se trata de M componentes. La Fig 02c muestra el diagrama a bloques y de señales de un filtro de este tipo.

Fig 02c. Filtro FIR realizado con técnica transversal lineal. COMPENSADOR DE DESPOLARIZACIÓN XPDC. Los sistemas de modulación actuales tienen un número elevado de niveles de fase (64TCM y 128TCM). Para aprovechar al máximo el plan de frecuencias se puede implementar la transmisión co-canal con polarización cruzada en RF como solución alternativa para el incremento de la eficiencia espectral. Esta operación requiere de valores elevados de discriminación a la polarización cruzada XPD de las antenas. Como el valor de XPD se reduce en presencia de desvanecimiento selectivo o lluvia se requiere de compensadores XPDC para los tiempos de propagación adversa. El compensador XPDC de la Fig 03 es un elemento autoadaptativo cuyo diagrama es similar al ecualizador ecualizador usado en banda base. Se puede observar que la señal deseada SVV y SHH (transmisión V/H y recepción V/H) se despolariza de forma que interfiere a la otra polarización SVH y SHV (transmisión V/H y recepción H/V). Por lo tanto, se requiere compensar esta despolarización eliminando la interferencia de una polarización sobre la otra. El XPDC ecualiza la interferencia de una polarización sobre la otra mientras que el ecualizador de banda base actúa sobre la ISI en la misma polarización. El XPDC se ha usado con Roll-off de 0,2 para el filtrado en IF y con antenas de alta discriminación.


1503-(5)

Fig 03. Ecualizador para equipos que trabajan en forma co-canal. ECUALIZADOR DE RETARDO DE GRUPO. Siguiendo la misma línea argumental se construyen ecualizadores para compensar el retardo de grupo. Trabajan en forma autoadaptativa y envían al exterior el valor de los coeficientes. Con esta información ciertos programas pueden evaluar en tiempo real el retardo de grupo del enlace sin necesidad del instrumental de medición apropiado MLA (Microwave Link Analizer). Basta con un notebook con el software.


1503-(6)

2- DIVERSIDAD DE ESPACIO: COMBINADORES La diversidad de espacio consiste en colocar dos antenas separadas por una decena de metros en la misma torre o mástil que se conectan a distintos receptores (down-converter). De esta forma, se mejora la disponibilidad y calidad de la señal recibida ya que si una antena sufre una atenuación por caminos múltiples, cuyo retardo τ produce un Notch dentro del espectro, el retardo para la otra antena es distinto y el Notch estará, presumiblemente, fuera del espectro. Como en la diversidad de espacio los receptores principal y de diversidad están conectados a antenas separadas ocurre que las longitudes de guía de onda son distintas y por lo tanto se requiere compensar el retardo estático entre señales a nivel de IF mediante un cable adicional colocado en el receptor de la antena inferior (1 nseg de retardo equivale a 20 cm de cable coaxial a 70 MHz). Siguiendo la Fig 04 existen varias formas de conectar ambas señales luego del down-converter. Las 3 formas indicadas recurren a un retardo variable que cambia la fase de la IF del receptor para la diversidad de espacio (IF-DS) para luego sumarla con la IF del receptor principal (IF-P).

Fig 04. Combinadores para diversidad de espacio.


1503-(7)

Combinador de máxima potencia. El primer caso es un combinador de IF que toma una muestra de la tensión del control automático de ganancia AGC para alimentar un circuito que modifica el retardo τ. De esta manera, el circuito varía τ para que el nivel de la suma (IF-P)+ (IF-DS) sea máximo, es decir un mínimo en el control AGC.

Combinador con mínima dispersión. El método anterior es simple, pero tiene el problema que si bien la potencia puede ser

máxima la deformación del espectro puede ser pronunciada. Luego, es posible usar un combinador que tome muestras del espectro en 60 y 80 MHz por ejemplo y varíe la fase (mediante la lógica de control) para que ambos niveles sean iguales. Se logra así un mínimo de dispersión del espectro.

Combinador en fase. El combinador anterior sería muy similar al ecualizador de IF para corregir un Notch en el espectro. En

otros casos los diseñadores se decidieron por un combinador que controla la diferencia de fase entre ambas IF de modo que la lógica que controla al retardo varía la fase de IF-DS para obtener la misma que IF-P antes de sumarlas.

En el primer tipo de combinador de IF el receptor principal entrega a la diversidad de espacio el nivel de AGC (tanto para los atenuadores en RF como para la lógica de control representada por un microprocesador µP), el oscilador local OL de recepción para el down-converter y un nivel de la IF-P. En cambio el receptor de diversidad de espacio entrega la señal de IF-DS para ser sumada en el receptor principal. Las señales de radiofrecuencia RF-P y RF-DS se ingresan al respectivo down-converter para obtener las señales de IF-P y IF-DS. Estas últimas son separadas en un circuito híbrido para sumarlas por un lado (obteniendo la IF resultante) y para el control de fase por el otro. El circuito de control de fase consiste en un detector de diferencia de fase (circuito de producto) que entrega una tensión continua proporcional a la diferencia de fase entre IF-P y IF-DS. Este nivel de tensión continua es muestreado a 25 kHz y codificado en 8 bit. Luego se convierten estos 8 bit en 2 niveles de tensión de acuerdo con la fase para gobernar el retardo de fase variable del oscilador local OL. El oscilador local es un DRO con estabilización mediante un diodo varactor conectado en una configuración APC desde un oscilador a cristal.


1503-(8)

3- DIVERSIDAD DE FRECUENCIA: CONMUTACION La conmutación de canales con la misma banda base digital se requiere como mecanismo de protección para contrarrestar las fallas de equipos y la mala propagación. Existen 2 grandes tipos de mecanismos de conmutación: -En una conexión de radioenlaces hot standby se transmite una sola frecuencia, por lo tanto existe una conmutación de transmisores a nivel de radiofrecuencia. En recepción se tiene una conmutación en banda base con un circuito separador para los dos receptores en radiofrecuencia. La conmutación es efectuada en base a una lógica de alarmas del equipo de recepción, que toma en cuenta entre otras la alarma de tasa de error BER. -En una conexión de diversidad de frecuencia o de espacio se transmiten dos frecuencias o caminos distintos desde el transmisor y la conmutación se realiza en la banda base de recepción. Como las frecuencias sufren distinto retardo en el vínculo, la relación de fase entre los bits antes de la conmutación es variables y por ello se requiere de un circuito desfasador, también variable, que ponga en fase los dos trenes de datos antes de la conmutación. El tipo de conmutación que pone en fase los trenes de datos previamente a la operación de conmutar se denomina hitless (sin deslizamientos). De esta forma, se asegura la conmutación en el mismo bit y se elimina el deslizamiento (slip), consistente en la eliminación o la repetición de bits. En los sistemas por cable de fibra óptica la conmutación también puede ser hitless aunque, como no hay un retardo variable, bien puede usarse la conmutación directa cuidando de compensar el retardo estático producto de las distintas longitudes de los conductores. Se describe en detalle la conmutación hitless por tratarse de la más interesante y por ser la usada en los sistemas de media y alta capacidad. En baja capacidad la duración del bit es tan alta que se torna improbable que el retardo dinámico produzca corrimientos superiores al ancho de un pulso. La descripción se inicia por el sistema más simple, con un canal principal y otro de protección (1+1) para luego explicar el caso más complejo con varios canales principales (N+1). 3.1- CONMUTACIÓN (1+1) En la Fig 05 se tiene el caso de una conmutación directa a nivel de señal HDB3. El circuito híbrido de transmisión puede ser del tipo resistivo o inductivo como en la figura y en recepción la conmutación se efectúa con transistores de efecto de campo FET (Field Effect Transistor) que actúa como una llave (on-off) para la señal de 3 estados HDB3. En la misma Fig 05 se muestra el lado recepción de la conmutación hitless 1+1 que resulta substancialmente más compleja. Las señales de entrada del canal principal y reserva se realiza en código HDB3 o CMI. Se tiene el ecualización de línea coaxial, la extracción del reloj, se regenera la señal de entrada y se decodifica desde HDB3 o CMI hasta NRZ. Previo a la conmutación se procede a poner en fase a ambos trenes de datos; para ello se debe compensar un retardo estático y otro dinámico. -El retardo estático, producido por la diferencia de cableado entre los distintos equipos, se compensa con un retardo adicional mediante un registro de desplazamiento programable. -El retardo dinámico, producido por la diferencia de recorrido y velocidad entre las frecuencias en la propagación atmosférica, es compensado en una memoria elástica. De esta forma, las señales de salida desde la memoria elástica se conmutan en fase en un circuito lógico accionado por el comando SW. Otro comando coloca la señal de indicación de alarma AIS (secuencia 11..1) en la salida cuando ambos canales están en falla (falta de datos o BER superior a 10-3 en ambos). Por último, la señal se codifica en HDB3 (o CMI) y se pone a disposición en la salida. Para que la memoria elástica pueda entregar los dos trenes de datos en fase el reloj de lectura debe ser el mismo para ambas memorias. El reloj de lectura es generado por un VCO cuya tensión de control surge de la comparación de fase entre los relojes de escritura y lectura (E y L). El comando SW selecciona la tensión que corresponde al canal que se encuentra conmutado a la salida. La tensión que controla al VCO es conmutada a una tensión de referencia cuando ambos canales están en falla (AIS en la salida). Con un solo reloj de lectura se asegura que los datos están en fase, pero no se asegura que sea el mismo bit. Para reconocer si es el mismo bit se recurre a un comparador de datos y un contador de diferencias. EJEMPLO. El contador divide la secuencia de datos en grupos de 128 bits. Cuando existen 16 grupos de 128 bits consecutivos con una o más diferencias se decreta la falta de alineamiento del hitless FAH. Cuando se detecta la FAH se emite un pulso de inhibición o skip a la memoria elástica del canal que no está a la salida. Este pulso de skip produce una inhibición en el reloj de escritura. Mientras subsista la FAH se obtiene un pulso de skip cada 8 grupos de 128 bits consecutivos con una o más diferencias. La alarma de FAH desaparece cuando se obtienen 64 grupos de 128 bits sin diferencias no necesariamente consecutivos desde el último skip emitido.


1503-(9)

Más allá de la propia lógica del contador para emitir los pulsos de skip, es necesario responder a la siguiente pregunta: ¿Qué efecto causan estos pulsos sobre la memoria elástica?.

Fig 05. Conmutación automática entre extremos de diversidad de frecuencia. 3.2- FUNCIONAMIENTO DEL HITLESS Se supone una memoria elástica de 8 bits para cada tren de datos. Los relojes de lectura L son idénticos por lo tanto se encuentran sobre el mismo flip-flop; en cambio los de escritura tienen distinta fase y se encuentran en distinto flip-flop. Por ejemplo, en la Fig 06 el reloj L se encuentra en la posición 2 de la memoria, E1 en 6 y E2 en 6. Si el tren de datos conmutado a la salida es NRZ1 el reloj E1 no se toca y la tensión de control del VCO que genera el reloj L es la tensión proporcional al ángulo entre L y E1 (φ1). El valor de φ1 debe ser siempre 180° para evitar el underflow-overflow de la memoria elástica. Importante: en estas condiciones cada memoria elástica introduce un retardo de 4 bits (τ de 4 bits). Ahora bien, si el comparador de datos encuentra que los señales NRZ1 y NRZ2 son distintas, genera los pulsos de skip que se envían a la memoria elástica sobre la señal NRZ2 para inhibir la escritura E2. De esta forma un bit del tren de datos NRZ2 no se escribe; se produce un deslizamiento en la señal (no conmutada en la salida) NRZ2 y los datos subsiguientes cambian la posición relativa en esta memoria. Un pulso de skip introduce una diferencia de retardo entre los 4 bits en la memoria E1 y los 3 bits en la E2. La sucesión de skip produce una sucesión de cambios de posición de los datos (varía el ángulo φ2) hasta que los bits de salida sean idénticos. Más de 4 skip produce un adelanto de E2 respecto de E1. Siempre que la diferencia de fase entre NRZ1 y NRZ2 a la entrada no supere los 8 bit esta memoria puede compensar dicha diferencia. Como la memoria es cíclica en realidad compensa ±4 bit; más riguroso es decir "menos de ±4 bit", ya que de lo contrario se tendría el overflow de la memoria elástica (φ2 tiende a 0° ó 360°). Otra posibilidad para efectuar la puesta en fase de los datos se observa en la misma Fig 06. En este caso se recurre a una sola memoria elástica colocada sobre el canal de reserva. En lugar de producir saltos en la escritura se procede a variar la fase del reloj de lectura. Para ello se coloca una generador de frecuencia que mediante una lógica apropiada gobierna un desfasador variable. EJEMPLO. El reloj de escritura CKE es desfasado un tiempo de 1,8 nseg con lo cual (para una velocidad de 140 Mb/s) se dispone de 90° de retardo. Se tiene disponible de esta manera el reloj con fase 0° y 90°. Mediante una compuerta manejada por la lógica de control se selecciona un desfasaje de 0°/180° y 90°/270° con lo cual se obtienen parejas (0°-90°, 90°-180°, 180°-270° y 270°-0°) que determinan los 4 cuadrantes. Mediante atenuadores apropiados se puede modificar el valor de cada componente para obtener un ángulo de fase que gire con el tiempo. En realidad, como el manejo se hace en forma digital la separación o saltos de fase son valores discretos. La suma de ambas componentes en forma vectorial determina la fase


1503-(10)

deseada. Esta señal es filtrada para obtener la armónica del reloj y recuadrada para obtener el reloj de lectura CKL para la memoria elástica. Obsérvese que las señales del canal principal y reserva se comparan en bit y en fase. Si alguna de estas 2 condiciones, igualdad de bit y fase, no se cumple, se habilita la lógica para mover la fase del reloj CKL. La velocidad de barrido en fase de CKL depende del estado de la reserva. Si la reserva no está a la salida, el movimiento es rápido (262,71 kHz), si en cambio la reserva está conectada a la salida el movimiento es lento (22,6 kHz) para evitar una fluctuación de fase de salida intolerable. De todas maneras, a la salida de este circuito se requiere de una memoria elástica para reducir la fluctuación de fase. CONCLUSIÓN. El adelanto o atraso de CKL equivale a un movimiento de los datos en la memoria elástica similar al obtenido con los pulsos skip en el reloj de escritura.

Fig 06. Ejemplo de funcionamiento del complejo Hit-less. 3.3- CONMUTACIÓN MULTICANAL (N+1) Cuando el sistema de transmisión tiene varios canales principales y uno de reserva se requiere de un sistema de conmutación más inteligente que dialogue entre los extremos para conocer cuál es el canal, de los N posibles, que debe enviarse para la reserva. En este caso la conmutación es hitless y se espera el alineamiento antes de conmutar. Esto es cierto sólo cuando el comando de conmutación SW es generado por una alarma de bajo nivel (BER=10-6) ya que si es de alto nivel (falta de datos o BER=10-3) es inútil esperar el alineamiento ya que el mismo puede no ocurrir. En la Fig 05 se observa el diagrama esquemático para la conmutación N+1. Consiste en N canales principales y uno (o dos) canales de reserva. El valor máximo es igual al número de portadoras en la banda de frecuencias. En el lado de transmisión se disponen de N circuitos separadores dos que separan la señal de entrada desde el multiplexor digital y envían una de las señales a la bit insertion del canal principal (1 a N) y el otro a un circuito de selección. Esta selección en transmisión se efectúa entre los N canales de ingreso, un eventual canal ocasional (se transmite por la reserva cuando este no se utiliza y no dispone de protección) o una señal periódica de relleno consistente en 1010... (que no se confunde con la señal AIS). En el lado recepción el canal de reserva se deriva hacia las distintas conmutaciones hitless. El canal ocasional, si se dispone de él, se direcciona hacia el demultiplexor asociado. El secreto de la conmutación es la unidad lógica que se esquematiza en


1503-(11)

la misma Fig 05. En cada extremo se dispone de una lógica a microprocesador con su correspondiente temporización, memoria de programas EPROM y memoria de datos RAM. Las funciones del complejo de procesamiento son: -Evaluación de las alarmas de transmisión y recepción de los canales principales (1 a N) y de reserva. Las alarmas son: falta de datos, tasa de error alta (BER=10-3) y baja (BER= 10-6). Un determinado programa de µP permite reconocer sólo los cambios de las alarmas para actuar en consecuencia. -De acuerdo con las alarmas se procede a la comunicación con el µP del extremo opuesto con el propósito de efectuar un pedido de puesta en paralelo por la reserva del canal en alarma desde el otro extremo. Cuando el otro corresponsal efectuó la puesta en paralelo por la reserva del canal solicitado se recibe un mensaje de confirmación. Desde este momento se puede efectuar la conmutación en el lado recepción. La comunicación entre extremos se efectúa mediante una trama que se envía a través de la unidad de interfaz UART por vías paralelas mediante la banda base del canal principal y la reserva. -Si la alarma que causa la conmutación es BER=10-6 se espera al alineamiento de la unidad hitless antes de efectuarla. Si en cambio es una alarma de alto nivel (falta de datos o BER=10-3) la conmutación es inmediata una vez recibida la confirmación de la puesta en paralelo del terminal lejano. -El operador de mantenimiento tendrá la posibilidad de programar desde un teclado ciertas funciones sobre el µP. -El comando de conmutación SW pasa por una unidad de conmutación automático-manual (A/M) que permite el cambio manualmente entre el canal principal y la reserva. En caso que tanto el canal principal como la reserva tengan una alarma de alto nivel sobre el canal principal se coloca una señal de AIS mediante el comando AIS. En forma de matriz se tiene: En palabras. Si ambos canales tienen igual estado, existe prioridad para el canal 1 (SW1). Si la alarma es por BER= 10-6 se espera el alineamiento del hitless (SW2-AH). Si algún canal tienen alarma de BER=10-3 se genera AIS (retardo de 1 segundo). Si en ambos canales la alarma es por falta de datos se genera AIS (retardo de 50 mseg). El canal de datos de comunicación entre extremos SCS (Switchover Control Signal) usa el protocolo HDLC. La estructura de trama incluye una bandera (0111 1110) inicial y final, un Byte de requerimiento, un Byte de confirmación, dos Bytes de datos y dos Byte de CRC. Como se requiere de un diálogo entre extremos antes de efectuar la conmutación se consume un tiempo en dichas acciones inferior a los 10 mseg. Dicho tiempo no incluye el tiempo de detección de la alarma. Incluye en cambio el tiempo de procesamiento de la información de diálogo entre µP y el tiempo de detección del mensaje. Ambos tiempos se duplican debido a que existe tanto un mensaje de pedido de puesta en paralelo como un mensaje de confirmación. Por otro lado, se tiene en cuenta un tiempo para la propagación del mensaje y el tiempo para el alineamiento del hitless.

Tabla 01. Lógica de comandos de conmutación. ALM Datos BER= 10-3 BER= 10-6 Ok ALM Datos AIS-50mseg AIS-1seg SW1 SW1 BER= 10-3 AIS-1seg AIS-1seg SW1 SW1 BER= 10-6 SW2 SW2 SW1 SW1 NORMAL SW2 SW2 SW2-AH SW1

Proteccion en Radioenlaces

Documents

Transcript of Proteccion en Radioenlaces