Introduccion:

La representacin de coma flotante, es una forma de notacin cientfica usada en los CPU, GPU, FPU, etc, con la cual se pueden representar nmeros reales extremadamente grandes y pequeos de una manera muy eficiente y compacta, y con la que se pueden realizar operaciones aritmticas. El estndar para la representacin en coma flotante es el IEEE 754. La unidad de procesamiento grfico o GPU (acrnimo del ingls graphics processing unit) es un procesador dedicado al procesamiento de grficos u operaciones de coma flotante, para aligerar la carga de trabajo del procesador central en aplicaciones como los videojuegos y o aplicaciones 3D interactivas.

Una unidad de coma flotante (adaptacin del ingls floating-point unit o literalmente traducido unidad de punto flotante) o, tambin conocido como coprocesador matemtico, es un componente de la unidad central de procesamiento especializado en el clculo de operaciones encoma flotante. Las operaciones bsicas que toda FPU puede realizar son las aritmticas (suma y multiplicacin), si bien algunos sistemas ms complejos son capaces tambin de realizar clculos trigonomtricos o exponenciales.

No todas las unidades centrales de procesamiento tienen una FPU dedicada. En ausencia de FPU, la CPU puede utilizar programas enmicrocdigo para emular una funcin en coma flotante a travs de la unidad aritmtico lgica (ALU), la cual reduce el coste del hardware a cambio de una sensible prdida de velocidad.

Repesentacion Normalizacion: Dado que un nmero en punto flotante puede expresarse de distintas formas que son equivalentes, es necesario establecer una nica representacin. Es por ello que se trabaja con nmeros normalizados. Decimos que un nmero est normalizado si el dgito a la izquierda del punto o coma est entre 0 y la base ( 0< dgito a la izquierda del punto < b). En particular, decimos que un nmero binario est normalizado si el dgito a la izquierda del punto es igual a 1.

IEEE

IEEE 754 especifica cuatro formatos para la representacin de valores en coma flotante: precisin simple (32 bits), precisin doble (64 bits), precisin simple extendida ( 43 bits, no usada normalmente) y precisin doble extendida ( 79 bits, usualmente implementada con 80 bits). Slo los valores de 32 bits son requeridos por el estndar, los otros son opcionales. Estndar IEEE-754 para representacin de Punto Flotante Este estndar se desarroll para facilitar la portabilidad de los programas de un procesador a otro y para alentar el desarrollo de programas numricos sofisticados. Este estndar ha sido ampliamente adoptado y se utiliza prcticamente en todos los procesadores y coprocesadores aritmticos actuales. El estndar del IEEE define el formato para precisin s imple de 32 bits y para precisi n doble de 64 bits

precision simple Precision Sencilla o Simple (32 bits) 1 bit para el signo del nmero en s u totalidad. 8 bits para el exponente -exceso en 127-.los valores del exponente s e mueven en el rango de -127 a +128. 23 bits para la fraccin o mantisa Signo se encuentra en el bit ms significativo, de esta manera podemos usar la misma circuitera ( de enteros) para llevar a cabo comparaciones con respecto al cero. Si es positivo el signo es 0 y si es negativo es 1 Mantisa. Est formada por el resto de los bits en la palabra (23). Como los nmeros s e representan de manera normalizada entonces siempre tendremos un 1 a la izquierda del punto. Por lo tanto este dgito no e s necesario almacenarlo en la palabra y s e tiene de manera implcita que la mantisa consiste realmente en 24 bits de precisin. Exponente con signo. Est conformado por los siguientes 8 bits. Esta ubicacin del exponente en la palabra facilita las comparaciones de nmeros. Si los nmeros se encuentran normalizados, comparamos los exponentes. Si son iguales pasamos a comparar las mantisas. Pero, qu representacin es ms conveniente usar para el exponente?. Si utilizamos Complemento a Dos, los exponentes negativos aparecern como mayores que los exponentes positivos al usar la circuitera de enteros. Para evitar este inconveniente, se utiliza una representacin en exceso N de forma que el exponente ms negativo posible quede en 0000 0001 y el ms grande de los positivos en 1111 1110. El estndar IEEE 754 usa como exceso 127 para precisin simple. Exponente ms negativo representable: x + 127 = 0000 0001 x = -126 Exponente ms grande representable x + 127 = 1111 1110 x = 12 de decimal a binario 1. 2. 3. 4. El bit del signo (bit ms significativo) es positivo cuando el coeficiente es 0 y es negativo cuando el coeficiente es 1. El nmero del exponente es un valor de 8 bits que se obtiene de tal modo: Convertimos el nmero de decimal a binario. Expresamos el nmero de la manera: d0.d1d2x2e . Donde d0, d1 y d2 son nmeros reales. Luego tomamos el exponente y le agregamos 127, eso da como resultado un valor en decimal que luego se transforma en un nmero binario de 8 bits. La mantisa comienza con los bits despus del punto del nmero normalizado seguido de tantos ceros sean necesarios para as completar los 23 bits.

Precisin doble La representacin de un nmero en precisin doble en el formato IEEE-754 consta de las siguientes partes: Signo se encuentra en el bit ms significativo Exponente en exceso. Est conformado por los siguientes 11 bits. Se utiliza una representacin en exceso 1023 de forma que el exponente ms negativo posible quede en 000 0000 0001 y el ms grande de los positivos en 111 1111 1110. Mantisa. Est formada por 52 bits ms el bit implcito (53). Casos especiales Para valores de exponente desde 1 hasta 254 en el formato simple y desde 1 a hasta 2046 en el formato doble, se representan nmeros e n punto fijo normalizados. El exponente est en exceso, siendo e l rango del exponente de -126 a +127 en el formato simple y de 1022 a +1023 en el doble. Un nmero normalizado debe contener un bit 1 a la izquierda del punto binario ; este bit est implcito, dando una mantisa efectiva de 24 bits para precisin simple o 53 bits para precisin doble. Un exponente cero junto con una parte fraccionaria cero representa el cero positivo o negativo, dependiendo del bit de signo.