S.E.P. S D.G.I.T. CENTRO NACIONAL DE … Albino... · seguidor de tensión. Control por corriente...

9 4 0 0 8 3 -

S.E.P. S .E.I.T. D.G.I.T.

CENTRO NACIONAL DE INVESTIGACION Y DESARROLLO TECNOLOGICO

cenidet "ANALISIS Y DESARROLLO DE UNA FUENTE DE ALIMENTACION PARA COMPUTADORA PERSONAL QUE INCORPORA LA CORRECCION

DEL FACTOR DE POTENCIA"

T E S I S PARA OBTENER EL GRADO DE: MAESTRO EN CIENCIAS EN INGENIERIA ELECTRONICA

ALBINO MARTINEZ SIBAJA P R E S E N T A: CWTRO DE INFORMACION

C E N I D E T (i

DIRECTOR DE TESIS: Dr. JAIME ARAU ROFFIEL

, CODIRECTOR DE TESIS: Ing. DAVID ABUD ARCHILA

CUERNAVACA, MOR. JUNIO DE 1994.

%’I’ ’ SISTEMA NACIONAL DI3 INSI’ITIJTOS TI3CNOIXMXX)S

Centro Nacional de Investigación y Desarrollo Tecnológico

ACADEMIA DE LA MAESTRIA DE ELECTRONICA

FORMA R 9 I ’! ACEPTACION DEL TRABAJO DE T E S I S

Cuernavaca, Mor., Mayo 23, 1994.

C. Vlctor Manuel Alvarado MarLInez Jefe de la Maestrla de Electróriica C E N I U E T ! Después de haber revisado el trabajo de tesis titulado:”Ana~s~s y DESARROLLO DE UNA FUENTE DE ALIMENTACION PARA mmmwom PERSONU-

elal>orado por el alumno: mc. ALBINO MARTINEZ SIBAJA - y dirigido por el C. el trabajo presentado se ACEPTA.

QUE INCORPORE LA COüüECCION DEL FACTOR DE WTENCIA”. -

DR. JAIMEARAV ROFFIEL e ING. DAVI D A B U ! _ *

tent a m e nit e , ,

.___-

VIOLANTE c. .Y. C. .AGUSTIN QUINTERO REYES

C . DR. SERGIO EORTA W I A

C.C.P.: Presidente de la Academia Director de Tesis Alumno Tesista

Interior Internado PaImira SM C.P. 62490 Apartado Pustal 5-164, C.P. 62050 Cuernavaca. Mor. MExico

‘IEls.: (73) I R 77 41 y (73) 12 76 13 cenidet/

a S W I SISTEMA NACIONAL DE INSTITUTOS TECNOLOGICOS

Centro Nacional de Investigación y Desarrollo Tecnológico

I1 Cuernavaca, Mor., a 2 de j u n i o de 1994.

Tng. A l b i n o M a r t i n e z ¡ S i b a j a Candidato a l Grado de Maest ro en C ienc ias en I n g e n i e r í a E l e c t r b n i c a P r e s e n t e

Después de haber sometido a r e v i s i ó n su t r a b a j o f i n a l de t e s i s t i t u1 ado:

'!

"ANALISIS Y DESARROLLO DE UNA FUENTE DE ALIMENTACION PARA COMPUTADORA PERSONAL QUE INCORPORE LA CORRECCION

DEiL FACTOR DE POTENCIA"

y habiendo cumpl ido con todas l a s i n d i c a c i o n e s que e l j u r a d o r e v i s o r de t e s i s l e h i z o , se l e comunica que se l e concede a u t o r i z a c i 6 n p a r a que proceda a l a impres ión de l a misma, como r e q u i s i t o pa ra l a o b t e n c i ó n d e l grado.

. . Atentamente

. ,..# 8. E. F. 13. a. T. .r cmF&p G C Z M L Ci INYfjTlGA(IOI

M.C. V i c t o r Mar t í nez 8?SII!%'iiij T;íNflLUGICO J e f e d e l Electr6niM:a:kiC:d AcrucMiia

I

<;.c.p.- Depto. S e r v i c i o s Esco la res .

/ r b s ll

Interior Internado Palmira S/N C.P. 62490 Apartado Postal 5-164, C.P. 62050 Cuernavaca, Mor. México

Tels.: (73) 18 77 41 y (73) 12 76 13 cenidef /

i A mis padres y mis hermanos

t

INDICE

Simbología

1. OBJETIVOS Y RESUMEN DE LA TESIS.

2. INTRODUCCION.

2.1 Introducción. 2.2 Problemática de operación con bajo Factor de Potencia (FP). 2.3 Convertidores C:D/CD. 2.4 Corrección del F,P en $stemas electrónicos.

3. APLICACION DE LOS CONVERTIDORES CD/CD EN LA CORRECCION DEL FP.

3.1 Introducción. 3.2 Sistemas electrónicos de Corrección del FP (CFP). 3.3 Topologías CD/CD que pueden utilizarse para la CFP. 3.4 Lazos de controj para un emuiador de resistencia. 3.5 Técnicas de con'trol para el lazo de corriente.

4. FUENTE CONMUTADA CON CORRECCION DEL FP.

4.1 Introducción. 4.2 Especificacones generales de diseño. 4.3 Justificación del, diseño de dos prototipos. 4.4 Selección y justificación de las topologías empleadas. 4.5 Aspectos críticos del diseño. 4.6 Análisis en pequeña señal. 4.7 Resultados.

5. ANALISIS DE COMPROMISOS DE DISENO PARA UNA FUENTE CON CFP.

.t 5.1 Introducción. 1, 5.2 Análisis comparativo FP-Eficiencia Global 5.3 Análisis Costo-Beneficio.

6. CONCLUSIONES.

REFERENCIAS.

APENDICES. I/

A) Programas de simulación en PSPICE. B) Resumen de fórmulas utilizadas en el capítulo 5. C) Otros logros.

i/

Página

1

2

7

8 8

12 17

19

20 20 24 27 30

33

34 34 35 37 45 49 54

57

57 57 62

71

74

76

77 84 85

Figura

2- 1 2-2 2-3 2-4 2-5 2-6 2- 7 2-8

2-9 2-10 3-1 3-2 3-3

3-4

3-5

3-6 3-7 3-8 4-1 4-2 4-3 4-4

4-5 4-6

4- 7

4-a

4-9

4-10 4-1 1 4-1 2 4-1 3

4-14

4-1 6 4-1 5

LISTA DE FIGURAS,

4

Esquema típico de una fuente conmutada conectada a la red de CA. Formas de onda del circuito.de la figura 2-1. Problemas asociados al bajo FP de las cargas no lineales. Distribución del conS'umo de energía eléctrica en nuestro país. Topologías básicas de convertidores CDlCD sin aislamiento galvanico. Convertidores CDlCD con aislamiento galvánico. Diagrama a bloques de un convertidor CDICD. Modulador por ancho de pulso (PWMi: aiDiagrama a bloques, bicomparador de señales. Beneficios de la CFP en el ahorro de energía eléctrica. Convertidor CD/CD implementado como corrector del FP. Diagrama general de,lun e,mulador de resistencia. Formas de onda del circuito de la figura 3-1. Diagrama general de un emulador de resistencia con control por multiplicador. Corriente de entrada de un convertidor reductor-elevador operando en modo discontinuo; Diagrama general de 'Ün emulador de resistencia con control como seguidor de tensión. Control por corriente promediada. Control por corriente ,pico. Control por histéresisi variable. Fuente conmutada con corrección del FP en una etapa. Fuente conmutada con corrección del FP en dos etapas. aiTopología elevadora. b)Topología reductora-elevadora. Potencias absorbidas ,por ailos transistores y b)los diodos, de las configuraciones básicas para diferentes valores de la relación de transformación "M". a)Topología SEPIC. biTopología CUK. Topología flyback multisalida aicon un transistor, bicon dos transistores. Topología Forward mbltisaiida aicon un transistor, bicon dos transistores. Diagrama general del prototipo de la fuente conmutada con correc - ción del FP. Emulador de resistencia con topología elevadora y control por co - rriente pico. Convertidor flyback multisalida con un solo transistor. Emulador de resistencia implementado con topología elevadora. Formas de onda del emulador de resistencia de la figura 4-1 1. Modelo de pequeña s h a l del emulador de resistencia con topología elevadora. Gráfica de magnitud del lazo de voltaje de la fuente. Diagrama general del prototipo de la fuente desarrollada. Prototipo de la fuenteiipara PC que incorpora la corrección del FP.

I!

11

Página

10 10 1 1 12 14 14 15

15 16 17 21 23

28

29

30 31 31 32 35 36 38

40 41

43

44

45 48 49 50

51 53 54 54

http://circuito.de

I

Formas de onda de voltaje y corriente de entrada de una computadora personal Priiitaform/AT. Contenido armónico de la corriente de entrada de una PC actual. Formas de onda de voltaje y corriente de entrada del prototipo de la figura 4-15, a carga máxima y voltaje nominal de linea. Contenido armónico de la corriente de entrada del prototipo de la figura 4-1 5 . a carga máxima y voltaje nominal de línea. Formas de onda de voltaje y corriente de entrada del prototipo de la figura 4-1 5. a carga!mínima y voltaje nominal de línea. Contenido armónico de la corriente de entrada del prototipo de la figura 4-1 5, a carga mínima y voltaje nominal de linea. Voltaje Drenaje-Fuente del MOSFET del convertidor flyback del prototipo de la figura 4-15, a carga máxima. Gráfica de eficiencia vs. Voltaje de línea de CA de la fuente desarrollada. Segundo prototipo de la fuente de 150 W para PC con corrección del FP. Emulador de resistencia del segundo prototipo desarrollado. Formas de onda de voltaje y corriente de entrada del .prototipo de la figura 4-26 a carga máxima y voltaje nominal de línea. Contenido armónico de la c,orriente de entrada del prototipo de la figura 4-26, a carga máxima y voltaje nominal de línea. Formas de onda de voltaje y corriente de entrada del prototipo de la figura 4-26 a carga minima y voltaje nominal de línea. Contenido armónico de la corriente de entrada del prototipo de la figura 4-26, a carga minima y voltaje nominal de linea. Emulador de resistenci'a implementado con topología elevadora y control por corriente pico. FP y THD vs. Voltaje de salida del emulador de resistencia iresul - tados teóricos). FP y THD vs. Voltaje de salida del emulador de resistencia iresul - tados experimentales). Eficiencia calculada del emulador de resistencia. Resultados experimentales de eficiencia del emulador de resistencia. Convertidor flyback multisalida con un solo transistor. Eficiencia calculada del convertidor flyback multisalida con un solo transistor. Eficiencia global de la fuente vs. Voltaje de salida del emulador de resistencia. Diagrama general de la fuente que incorpora la corrección del FP. Gráfica de Unidades de Costo vs. Voltaje de salida del emulador de resistencia. Gráficas de FP, THD, Eficiencia Global y Unidades de Costo vs. Vol- taje de salida del emulador de resistencia de la fuente desarrollada

il

en esta tesis. !f

4-1 8 4-1 9

4-20

4-22

4-23

4-24

4-25

4-26 4-27

4-28

4-29

4-30

5-2

5-3

5-4 5-5 5-6 5-7

5-a

5-9 5-10

5-1 1

55 55

56

56

57

57

58

58

59 59

60

60

61

61

63

64

64 65 65 66

67

67 68

69

69

SlMBOLOGlA

CA

CD

Cin

c o

610

N O

fc

FP

Qf

I

- I

i

I

- 10

19

Corriente Alterna.

Corriente Directa.

Capacitor de entrada.

Capacitor de salida.

rizo de la corriente de salida.

rizo del voltaje de salida.

frecuencia de cruce.

Factor de Potencia.

Parámetro de transconductancia.

corriente variable con respecto al tiempo.

corriente promediada.

componente de corrienie en pequeña señal.

corriente constante con respecto'al tiempo.

corriente promediada del diodo.

valor pico de la corriente de entrada.

li

4 .

i

II

I_

/I

kc g a n a n c i a d e l l a z o d e retroalimentaci6n.

L inductancia.

n eficiencia.

P.0

P.,

PC Computadora Personal.

SMPS Fuente Conmutada.

THD Distorsi6n Arm6nica Total.

V voltaje variable con respecto al

9

Potencia absorbida por el diodo.

Potencia absorbida por el transistor.

tiempo.

componente de. voltaje en pequeña señal.

V Voltaje constante con respecto al tiempo.

VCA Volts de Corriente Alterna.

VCD Volts de Corriente Directa.

Ve Voltaje de entrada.

Vg valor pico del voltaje de entrada. :I

i- valor medio de la corriente de entrada.

1, corriente de entrada.

lin,,,n,eo, corriente de entrada mpma pico.

lmI corriente a partir de la cual, el

V i 'voltaje de entrada.

V,,,,, voltaje de entrada a partir del cual el emulador de resistencia empieza a operar.

inductor se encuentra descargado. Vo Voltaje de salida.

lo Corriente de salida. II

IP Corriente pico.

Vp Voltaje pico.

w, Zni, = frecuencia angular

Ipp Corriente pico del primario.

I S muestra de la corriente'de entrada - i r corriente promediada del transistor.

1

Capítulo I O BJ ETl,VO S

/I Y RESUMEN DE LA TESIS

il

2

Capltulo 1

1. OBJETIVOS Y RESUMEN DE LA TESIS

La demanda de energía eléctrica en nuestro país, al igual que en el resto del mundo, aumenta cada día con un ritmo de crecimiento mucho mayor al de la capacidad de producción de electricidad. Por t a l motivo,:en la actualidad se buscan estrategias que permitan lograr el uso más eficiente de la energía eléctrica que se produce.

Existen varios métodos que permiten ahorrar electricidad; el método más simple es tener buen cuidado de apagar focos y aparatos eléctricos y electrónicos cuando no se estén utilizando; sin embargo, este método tiene el inconveniente de que un gran porcentaje de los usuarios conectados a la red de distribución de energía eléctrica utilizan sus aparatos eléctricos al mismo tiempo, lo cual ocasiona que el suministro de electricidad se haga insuficiente en esos períodos de tiempo.

La mayoría de los equipos electrónicos actuales tienen Factores de Potencia (FP's) entre 0.5 y 0.7; esto quiere decir, a groso modo, que para el correcto funcionamiento de uno de estos equipos se requiere prácticamente el doble de la energía eléctrica que se requeriria si el mismo aparato tuviera un FP unitario.

Una alternativa que hace posible que los usuarios de equipos eléctricos y electrónicos aprovechen más eficientemente la energía eléctrica que se les proporciona a través de la red de distribución. es la de corregir el Factor de Potencia (FP) I1 1.

Dicho en otras palabras, si se incorporara la corrección del FP a todos los aparatos electrónicos y se alcanzaran F.P's cercanos a la unidad, se podrían conectar a. la red de distribución de energía eléctrica, prácticamente el doble de estos aparatos, sin necesidad de incrementar la capacidad instalada para la producción de electricidad.

Obviamente, la única forma de lograr que todos los aparatos electrónicos tengan FP's próximos a la unidad es a través de la normalización, ya que existen algunos factores que no pueden dejar de considerarse, tales como los costos de implernentación de la etapa de corrección del FP y el efecto que ésta tiene en la eficiencia global de cada aparato en particular.

La incorporación de la corrección del FP en equipos electrónicos es una estrategia que se ha venido introduciendo en otros países para lograr un uso más eficiente de la energía eléctrica. La Computadora Personal (PC), siendo un equipo de fabricación masiva en la actualidad, se tomó como ejemplo para realizar en esta tesis un estudio en el que se evaluará el impacto de introducir la corrección del FP en la.propia fuente de este tipo de equipo.

Objetivos de la tesis: 1

Los objetivos que motivaron esta tesis se pueden resumir de la siguiente manera:

1 . Asimilación de la tecnología en torno a los convertidores CDlCD conmutados. con técnicas de control de Modulación por Ancho de Pulso (PWM), para su aplicación en el diseño de sistemas de alimentación que incorporen la capacidad de corrección del FP.

2. Análisis de las topologías óptimas para desarrollar lo que podría denominarse

3

Capitulo 1

"Fuentes Conmutadas para Computadoras Personales (PC's) del Futuro".

3. Estudio comparativo (teórico y práctico) de las ve$tajas obtenidas en términos de un mejor aprovechamiento de la energía eléctrica en una fuente de alimentación conmutada para PC al incorporar altos valores 'de FP, contra las desventajas en términos de costo y de eficiencia global como consecuencia de FP's muy próximos b la unidad.

4. Diseño y construcción de dos prototipos de una fuente de alimentación para PC, que incorpore la corrección del factor de potencia, para corroborar los resultados teóricos obtenidos en el estudio comparativo del objetivo anterior.

Resumen de la tesis:

!

En la última década,, el número de equipos electrónicos conectados a la red de distribución de corriente alterna se ha incrementado considerablemente; estos equipos presentan bajos valores de FP y alta Distorsión Armónica Total (THD) debido a su comportamiento como cargas no lineales. Un gran porcentaje de estos equipos (88% del total de equipos electrónicos utilizados en nuestro. país 1221) son empleados por usuarios domésticos, lo cual hace posible deducir el grave problema que se produce en relación con el control del FP de dichos usuarios.

De lo anterior, puede concluirse que el mejor camino para controlar el FP de los equipos electrónicos es la normalización. Además, debido a que la mayor parte del problema de los bajos valores del FP en los equipos electrónicos es originado en su fuente de alimentación, es en ese punto precisamente donde debe corregirse.

La Computadora Personal '(PC) es uno de los equipos electrónicos que presenta el problema antes mencionado, siendo ésta la principal razón que motivó el desarrollo de una fuente de alimentación conmutada, para PC, que incorpore la corrección del FP, como un ejercicio de la aplicación práctica de la tecnología desarrollada en esta tesis.

En esta tesis se presenta un análisis comparativo entre el FP y el costo de implementación de la fuente que será desarrollada, así como un análisis entre el FP y el costo de implementación que deberá ser pagado para lograr altos valores de FP.

Las especificaciones generales de la fuente son:

Voltajes de salida: + 5V @ 15A, -5V @ 0.5A. + 12V @I 5.5A. - 1 2V @I 0.5A Voltaje de entrada: 127 VCA f 10% Frecuencia de conmutación: 100 KHz Factor de Potencia > 95%

En base a un estudio teórico, se han obtenido las topologías óptimas para el desarrollo de este proyecto, pero debido a que el enfoque principal de esta tesis es la realización de un estudio Costo-Beneficio de la fuente para PC que incorpora la CFP; se ha decidido implementar dos prototipos que cubrirán las mismas especificaciones mencionadas anteriormente, pero internamente tendrán diferentes voltajes de salida del preregulador que incorpora la CFP.

Se ha optado por la realización de dos prototipos, para poder validar los resultados

4

'I

Capltulo 1

teóricos que se han obtenido en torno a Io costoso que resulta implementar una fuente que incorpore FP's muy próximos a la unidad, y además, los problemas de mayores pérdidas en snubbers, semiconductores y elementos magnéticos como consecuencia de voitajes de salida excesivamente altos de los prereguladores que incorporan la CFP. Por tal motivo, se han realizado dos prototipos: unolcon salida del preregulador que incorpora la CFP de 220 Volts de CD. y el otro con salida de 360 Volts de CD. Además, los prototipos se han implementado de modo tal que permitan realizar variaciones de la tensión de salida con cierta facilidad, para poder obtener mediciones en todo el rango de voltaje desde 220V hasta 360V.

Cabe mencionar que dado que la tecnología desarrollada en esta tesis, formó parte de un proyecto de infraestructura interno del Instituto de Investigaciones Eléctricas (IIE), en el Departamento de Electrónica, esta tesis mantiene cierto nivel de confidencialidad sobre diferentes detalles de la tecnblogía. Sin embargo, es importante resaltar que en la redacción de la misma, sí se incluyen, los aspectos críticos de diseño cuando se desea utilizar la tecn'ología de corrección del FP por métodos activos utilizando convertidores CDICD, y los resultados de un interesante estudio comparativo que evalua el compromiso que debe tomarse cuando en un diseño particular son importantes algunos aspectos como el máximo FP, la THD, la eficiencia global, o el mínimo costo económico.

En el capítulo 2 de esta tesis se presenta una comparación entre las fuentes de alimentación lineales y las conmutadas, así como las características más importantes de los convertidores PWM existentes. Además, se darán algunas definiciones generales de lo que es el FP, y se abordará el tema de la CFP desde los métodos tradicionales hasta los métodos actuales con convertidores CDlCD conmutados, remarcando las ventajas y desventajas de cada método.

El principio de operación de los sistemas electrónicos de corrección del FP, denominados "emuladores de resistencia", as¡ como las características que deben cubrir los convertidores CDlCD para esta' aplicación, se encuentran contenidos en el capítulo 3. Un análisis teórico de las topologías que pueden ser utilizadas para la corrección del FP, asícomo el comportamiento de éstas en los modos de operación continuo y discontinuo, también están incluidos en este capítulo. Además, se presentan los distintos lazos de control que pueden ser utilizados en la implementación de un "emulador de resistencia", asi como sus ventajas y sus desventajas. Las técnicas de control por corriente pico, por corriente promediada, y por histéresis variable, se encuentran también incluidas.

En el capitulo 4 se presentan las especificaciones generales de diseño de la fuente, as¡ como la ju'stificación del diseño de dos prototipos, los cuales, como se mencionó anteriormente, han sido desarrollados para poder validar los resultados teóricos que se han obtenido en torno a lo costoso que resulta implementar una fuente que incorpore FP's muy próximos a la unidad, y además, los problemas de mayores pérdidas en snubbers, semiconductores y eiement,os magnéticos como consecuencia de voitajes de salida excesivamente altos de los emuladores de resistencia.

La selección y justificación de las topologías utilizadas en cada uno de los prototipos. se encuentran incluidas también en el capítulo 4. Además, se incluye un análisis de estabilidad, en pequeña señal, de los prototipos desarrollados.

En la sección final del capítulo 4 se presentan los resultados experimentales de las /i

5

Capltulo 1

pruebas que se realizaron en los dos prototipos'que se desarrollaron. Estos resultados, fueron utilizados para realizar una comparación entre los valores de FP y de eficiencia, entre una fuente implementada con un preregulador que incorpora la CFP y que tiene un voltaje de salida de 220 V de CD, y otra implementada con un preregulador similar pero con un voltaje de salida de 3'60 Volts de CD. En cada uno de los prototipos implementados se llevaron a cabo mediciones tanto en condiciones de carga máxima como en carga minima, a voltaje nominal de línea.

En el capitulo 5 se presenta un análisis comparativo entre los beneficios que se obtienen en lo relacionado ,(al ahorro de energía eléctrica como consecuencia del mejor aprovechamiento de ésta al incrementar el FP, y el aumento de las pérdidas que se produce al incrementar exageradamente el voltaje de salida del emulador de resistencia con el afán de conseguir valores de FP prácticamente unitarios.

El objetivo principal de este capítulo es presentar de manera gráfica la existencia de un punto de equilibrio entre FP y eficiencia, y que por encima de este punto, la energía que se ahorra por mejorar el FP, se desperdicia por la disminución de la eficiencia global de la fuente. Esta disminución de eficiencia global se debe principalmente a la disipación de los snubbers y las pérdidas por conmutación en los semiconductores de la segunda etapa, como consecuencia de un voltaje de entrada muy alto. Un análisis comparativo entre el FP y el costo de implementación que deberá ser pagado para lograr FP's practicamente unitarios, se incluye también en este capítulo. '

Las conclusiones de esta tesis, asi como algunas sugerencias acerca de posibles extensiones de este trabajo, son presentadas en el capitulo 6.

Las referencias bibliográficas utilizadas para el desarrollo de este trabajo son presentadas al final de esta tesis. Además, se han incluído tres apéndices. En el apéndice A se presentan los programas de simulación que fueron realizados para comprobar que la selección de los semiconductores fue la adecuada; para esta tarea se,utilizó el paquete de simulación PSPICE, pero unicamente para conocer los esfuerzos eléctricos de tales dispositivos en condiciones críticas de operación, por tal situación solo se realizaron simulaciones en lazo abierto. En el apéndice B se presenta un resumen de las fórmulas que fueron utilizadas para llevar a cabo el análisis comparativo del capítulo 5. Por Último, en el apéndice C se presentan las cartas de aceptación a los diferentes congresos, a los que se han enviado artículos relacionados con este trabajo de tesis.

ii

6

Capítulo 2 INTRODUCCION

/' 2.1 INTRODUCCION.

2.2 PROBLEMATICA DE OPERACION CON BAJO FACTOR DE POTENCIA.

2.3 CONVERTIDORES CDICD. , L

\

2.4 CORRECCION DEL FACTOR DE POTEWIA'EN SISTEMAS ELECTRONICOS. ,' \

7

- ~~

Capítulo 2

2. INTRODUCCION

2.1 INTRODUCCION

En este capítulo introductorio, se da a conocer la problemática originada por el uso de cargas con bajos valores de Factor de Potencia (FP). y además, se presentan algunas definiciones del FP; algunas de las cuales sólo son aplicables a casos particulares.

Una breve descripción de los convertidores CDICD, sus áreas de aplicación, y desde luego la utilización de los mismos como fuentes de alimentación conmutadas está incluida en este capítulo, así como una comparación entre las ventajas y desventajas que las fuentes conmutadas ofrecen frente a las fuentes lineales.

Por último, se aborda el tema de la corrección del FP desde los métodos tradicionales hasta los métodos actuales con convertidores CDlCD conmutados, remarcando las ventajas y desventajas de cada método.

2.2 PROBLEMATICA DE OPERACION CON BAJO FACTOR DE POTENCIA

En la Última década se ha experimentado un incremento en el número de equipos electrónicos conectados a la red de distribución de Corriente Alterna (CAi, los cuales presentan el problema de tener bajos valores de FP y alto contenido armónico, debido a su comportamiento como cargas "no lineales" [ 1 I .

Trabajar con bajos valores de FP representa por un lado, un costo directo a las compañías generadoras de electricidad, debido entre otras cosas a que obliga a sobredimensionar los conductores, y que la corriente circulante en los transformadores de distribución hace que la temperatura de éstos crezca hasta valores cercanos a carga máxima antes de que esta condición sea alcanzada, como consecuencia de que el valor eficaz de la corriente suministrada a una carga con bajo FP es mayor que para una carga con FP unitario.

Por otro lado, el uso de equipos con bajos valores de FP ocasiona un desperdicio considerable de energía, y si reflexionamos acerca de los problemas asociados con el incremento de la capacidad instalada (generación y distribución) para tratar de cubrir la demanda de energía eléctrica, tales como: contaminación ambiental y utilización de recursos naturales no renovables, podemos darnos cuenta de lo benéfico que resulta hacer un uso mas eficiente de la energía eléctrica que se produce, y la Corrección del FP es una buena alternativa para lograr este objetivo.

Tradicionalmente, el Factor de Potencie (FP) ha sido interpretado como el coseno del entre el voltaje y la corriente de entrada de algún circuito eléctrico; ángulo de desfasamiento

es decir:

Factor d e Potencia = FP = cos c$ (2-1)

esta es la relación más comunmente asociada con FP debido a su aplicación en análisis de potencia de motores eléctricos, sin embargo, esta definición del FP sólo es válida si ambas seriales, corriente y voltaje son senoidales. La carga, inductiva de grandes motores crea una forma de onda senoidal de corriente, y atrasa el voltaje: en estos casos, el bajo FP causado

a

Capítulo 2

por el corrimiento de fase entre las formas de onda de voltaje y corriente puede corregirse colocando gra'ndes capacitores a través de la línea.

Cuando las formas de onda de voltaje y corriente de entrada en algún circuito eléctrico no son senoidales. el FP no puede ser definido como el coseno del ángulo @, y debido a que existe una gran variedad de equipos eléctricos y electrónicos con corrientes de entrada no senoidales, e l FP ha tenido que ser definido una manera más general, y no para un, caso particular como el que hemos mencionado.

Una definición de FP que es válida para cualquier circuito eléctrico es la siguiente: El factor de potencia es una medida de la eficiencia de la transferencia de potencia de un circuito, vista en las terminales de entrada de dicho circuito, y puede expresarse como el cociente de la potencia real absorbida por un circuito entre la potencia aparente que dicho circuito le demanda a su fuente de alimentación (en muchos casos, la red de distribución de CA). En términos matemáticos, tenemos:

L S T v i d t T o FP =

Esta definición es aplicable a cualquier circuito eléctrico, independientemente de que sus formas de onda de corriente y voltaje de entrada sean senoidales o no. Supongamos por ejemplo, que se va a alimentar un equipo eléctrico que tiene un FP de 0.5,.con tensión y potencia constantes; esto significa que el valor eficaz de la corriente suministrada por la fuente de alimentación, hacia la carga, será del doble que para una carga con FP unitario, o lo que es lo mismo, la potencia aparente que se le demanda a la fuente de alimentación es el doble de la potencia .real absorbida por la carga.

De lo anterior se dedüce que al mejorar el FP de la carga, la potencia aparente que se le demanda a la fuente se reducirá y tenderá a ser igual que la potencia real absorbida por la carga. En otras palabras, se logrará un uso más eficiente de la energía eléctrica suministrada (1.21. La potencia aparente suministrada por una fuente de alimentaci6n se define como:

P,, = V, ,,,,,, %, I n * FP * Eficiencia

Por ejemplo, en un contacto domiciliario de 120 Volts con un límite de manejo de corriente de 1 2 Amperes se conecta una carga con una eficiencia de 0.8 y un FP de 0.5, la 'máxima potencia aparente que se le entregará a la carga será de 576 VA. Sí se tuviera un FP unitario, la potencia aparente que se le entregaría a la carga sería la mitad del valor anterior, es decir 288 VA. Con esto se demuestra el gran beneficio que puede obtenerse mediante la corrección del FP, ya que muchos de los aparatos electrónicos que se utilizan en la actualidad presentan FP's típicos de 0'.5 a 0.7. En otras palabras, la corrección del FP de los equipos electrónicos puede contribuir a lograr un mejor aprovechamiento de la capacidad instalada de las plantas generadoras de electricidad.

En la actualidad, la mayoría de los equipos electrónicos conectados a la red de distribución de CA se alimentan a través de una fuente de alimentación conmutada (SMPS).

Capltulo 2

Esta consiste básicamente, de un puente rectificador monofásico de onda completa en SU entrada, un capacitor de filtrado y un convertidor CDlCD conmutado con aislamiento galvánico, t a l y como puede verse en la figura 2-1. Emla figura 2-2 se muestran las formas de onda de voltaje y corriente en la red de entrada ív., io), la corriente de carga del capacitor y su voltaje.

CONVERTIDOR RED - DE Ve CA AISLAMIENTO

GALVAN I CO 1

Fig.2-1 Esquema típico de una fuente conmutada conectada a la fed de CA

Puede observarse que la corriente i. por la red de alterna sólo es distinta de cero en los momentos en los que el voltaje de entrada rectificado iguala al voltaje en el capacitor de filtrado (figura 2-2). Esto causa que la corriente ie esté desfasada en adelanto y tenga una forma de onda muy poco parecida a la del voltaje v. de la red de alterna, lo que a su vez implica un bajo factor de potencia y una potencial deformación del voltaje de la red de CA.

Fig.2-2 Formas de onda del circuito de la figura 2-1

Debido al gran auge que han tenido las fuentes de alimentación conmutadas. y teniendo en cuenta las formas de onda de corriente de entrada tipicas que éstas presentan, se ha definido una nueva relación para el FP en términos de las componentes que integran la potencia reactiva de un convertidor CDICD conmutado.

La potencia reactiva demandada por un convertidor electrónico monofásico consiste de dos componentes: el factor de distorsión. el cual es el resultado del efecto de las componentes armónicas del voltaje y la corriente de entrada; el factor de desplazamiento, el cual es el resultado del efecto de;’ desfasamiento entre el voltaje y la corriente de entrada 151.

Capitulo 2

En términos del factor de distorsión, y el factor de desplazamiento, el FP se define de la siguiente forma:

FP = .(factor de distorsión) (factor de desplazamiento)

El factor de desplazamiento será unitario si las formas de onda de voltaje y corriente de entrada a una fuente están en fase, y si además dichas formas de onda son idénticas, también tendrán un factor de distorsión unitario; en ta l situación, el FP será unitario, tal como ocurre cuando se alimenta a cargas lineales (cargas resistivas puras).

, .

Un alto porcentaje de 1os':usuarios de equipos eléctricos (casi el 90% [221), utiliza por lo menos un equipo electrónico con FP entre 0.5 y 0.75, tales como: televisores, equipos de audio, computadoras personales, hornos de microondas, fuentes ininterrumpibles (UPS), etc.

La figura 2-3 muestra las formas de onda de corriente y tensión correspondientes a una fuente de alimentación conmutada de una computadora dersonal (PC). Se puede ver claramente que a pesar de que la corriente y el voltaje se encuentran en fase, la forma de onda de corriente es prácticamente pulsante, y'en consecuencia, el factor de distorsión es bastante bajo faproximadamente 0.5). razón por la cual el FP de una PC es del orden de 0.5. Si reflexionamos sobre el impacto queeste comportamiento puede tener en la línea de alimentación, dada la proliferación de PC's en todo tipo de campos, el problema se multiplica enormemente. En forma similar otros equipos electrónicos de uso generalizado, tales como: televisores, equipos de audio, hornos de microondas. fuentes ininterrumpibles. etc.. contribuyen a contaminar la red de distribución de CA con un alto contenido armónico.

/ 1 cargas n o )

Fig.2-3 Prohlemas asociados al bajo FP de las cargas no-lineales. I!

Si bien el problema que okasionan los equipos electrónicos en la red de distribución de CA no parece ser de gran importancia, por las bajas potencias que cada uno de éstos consume individualmente, en la actualidad el 25% del consumo total de energía eléctrica nacional es absorbido por el conjunto formado por todos los equipos electrónicos que se conectan a la línea de CA [22],. y si se tiene en cuenta que el 88% de dichos equipos son utilizados por usuarios domésticos 1221. puede deducirse el grave problema que esto implica.

11

Caprtulo 2

En la figura 2-4. puede observarse como está distribuido el consumo total de energía eléctrica en nuestro país. Aunque el mayor consumo de energía eléctrica es absorbido por las industrias, se tiene un control aceptable en términos de FP, debido principalmente a la gran ventaja que implica tener grandes consumos de potencia divididos entre un número relativamente bajo de usuarios (industriales). En otras palabras, a nivel industrial se ha podido mantener dentro de límites aceptables el problema del FP a través de Penalizaciones, debido a que el número de consumidores es relativamente bajo; pero, a nivel doméstico, el gran número de equipos utilizados en cientos de miles de hogares y oficinas, hace prácticamente imposible el uso de las estrategias de Penalización, por lo cual, la única solución posible es la Normalización.

MNSUUO DE ENENU -U M8TRIBUaON DE USUIRlob

Situación del Sector Eléctrico Nacional

* Preocupación por el consumo de usuarios domésticos Roüfmcióo de caigas chónieas "no linules" Complejidad y alto cedo paia wnmia~ esie cotlsumo (son muchos)

* SOLUCION:

* NORhMLiZACION'

Fig. 2-4 Distribución del consumo de energía'eléctrica en nuestro país (221.

El creciente uso de fuentes de alimentación conmutadas en equipos electrónicos está haciendo que se incremente la importancia de la CFP en los mismos. El problema ha alcanzado tal magnitud que ya se están aplicando normas al respecto tanto en Europa como en U.S.A. La International Electrotechnical Commission (IEC) ha elaborado una norma para controlar los niveles de FP y contenido armónico inyectado a la línea de CA. La norma IEC 555-2 (aplicable actualmente a Europa), abarca equipos que operan con 220 Volts de CA. y actualmente se encuentra en proceso de introducción.

2.3 CONVERTIDORES CDlCD

Los avances tecnológicos que se han logrado en el campo de la microelectrónica, han permitido el desarrollo de equipos tales como: modernos sistemas de comunicaciones, computadoras, y muchos otros equipos electrónicos de uso generalizado; pero una característica común a todos estos equipos es la necesidad de contar con una fuente de alimentación con buena regulación. Además, el incremento del costo de la energía eléctrica ha motivado la búsqueda de alternativas que permitan desarrollar fuentes de alimentación más

12

Capitulo 2

eficientes.

Hasta hace algunos años. la mayoría de los equipos electrónicos eran alimentados por fuentes lineales. En este tipo de fuentes, los dispositivos semiconductores son utilizados en sus regiones lineales (activas) de operación. en las cuales se comportan como resistencias variables y en consecuencia representan grandes pérdidas de potencia, por lo cual la eficiencia de este tipo de fuentes es bastante mala (alrededor de 0.5). A pesar de que las fuentes lineales tienen la gran desventaja de tener .una baja eficiencia, esta desventaja puede ser tolerada en aplicaciones de baja potencia (menores a 50 watts).

En contraste con las fuentes lineales, desde hace varios años se han venido desarrollando las fuentes conmutadas, en las cuales los dispositivos semiconductores son usados como interruptores, es decir que se encuentran conmutando entre su función de encendido (región de saturación) y su función de apagado (región de corte), pero nunca son utilizados en la región activa, con lo cual se evitan las pérdidas de potencia que caracterizan a las fuentes lineales, y pueden lograrse eficiencias muy buenas (mayores a 0.8).

A diferencia de las fuentes lineales, las fuentes conmutadas pueden ser utilizadas en aplicaciones desde unos cuantos watts hasta varios cientos de kilowatts. Esta ventaja, aunada a la mayor eficiencia que puede lograrse con este tipo de fuentes, y el menor tamaño de sus elementos de filtrado debido a las altas frecuencias de conmutación, ha propiciado que los convertidores electrónicos de potencia tengan cada día un mayor número de aplicaciones.

En general, un convertidor electrónico de potencia controla y transforma un voltaje de entrada de magnitud V,, frecuencia f;,,, y número de fases mi. en una salida de voltaje de magnitud V,, frecuencia f., y'número de fases m,. El flujo de potencia a través de estos convertidores puede ser reversible, es decir que los papeles de entrada y salida pueden estarse intercambiando. Específicamente, un convertidor CD/CD transforma un nivel de voltaje de CD en otro nivel de CD deseado, mientras que en convertidores CA/CD, un convertidor es considerado rectificador si convierte CA en CD, y en el caso contrario es llamado inversor.

!: Los convertidores CD/CD son ampliamente utilizados en fuentes conmutadas y en

aplicaciones de manejo de motores de CD. A menudo la entrada de estos convertidores es un voltaje de CD no regulado, el cual es obtenido por la rectificación del voltaje de línea, el cual varía de acuerdo a los cambios de magnitud del voltaje de línea. Los convertidores conmutados CDlCD son usados para convertir las entradas de CD no reguladas a una salida de CD controlada a un nivel de voltaje deseado.

Cuando estos convertidores son utilizados como fuentes conmutadas. muy a menudo son implementados con un transformador que proporciona aislamiento galvánico entre la linea y la carga; mientras que casi siempre que son utilizados para manejar motores de CD son implementados sin aislamiento galvánico.

li Las topologías básicas de los convertidores CDlCD sin aislamiento galvánico se muestran en la figura 2-5; mientras que en la figura 2-6 se presentan algunos ejemplos de convertidores C D K D con aislamiento galvánico. En general, tanto para los convertidores CD/CD sin aislamiento galvánico como en los convertidores CDlCD con aislamiento galvánico, la fuente que suministra e l voltaje de entrada de CD debe tener una impedancia interna muy pequeña (prácticamente cero), tal como ocurre cuando la fuente de alimentación es una

n a0 0 O 28

13

1 Capítulo 2

batería; sin embargo, en la mayoría de los casos la entrada es el voltaje de línea rectificado en onda completa con un filtrado capacitivo muy grande, con lo cual se logra tener una baja impedancia interna y un bajo rizo de voltaje. mm

Reduhora (BUCK) Elevadora (BOOSTI

Reductora-Elevadora

Fig.2-5 Topologías básicas de convertidores CD/CD sin aislamiento galvánico.

!I En la figura 2-7 se muestra un diagrama a bloques de las distintas etapas que integran

un convertidor CD/CD. En la etapa.de salida del convertidor, los elementos de filtrado de salida son de menor tamaño y costo que los que se requerirían en una fuente lineal con las mismas especificaciones de salida, debido a la alta frecuencia de operación de los convertidores CD/CD conmutados.

1 - 1 1 . - I I u TOPOLOGIA FLYBACK TOPOLOGIA FORWARD

Fig.2-6 Convertidores CDlCD con aislamiento galvánico. j!

En los convertidores CDXD, el voltaje de salida de CD debe ser regulado a un nivel deseado, aunque ocurran variaciones del voltaje de entrada y la carga de. salida. Los convertidores CD/CD conmutados utilizan uno o mas transistores de potencia operando como interruptores para transformar un voltaje de CD de un nivel a otro. En un convertidor CD/CD con un voltaje de entrada dado, el voltaje de salida es regulado a través del control de los tiempos de encendido (t,) y apagado ito,,) del transistor de potencia.

http://etapa.de

Capítulo 2

Existen varios métodos para regular el voltaje de salida a través del control del transistor de potencia; uno de éstos métodos se caracteriza por controlar el tiempo de encendido del transistor a frecuencia constante, es decir que el periodo T = to, + to,, se mantiene constante, este método es llamado Modulación por Ancho de Pulso (PWMi.

CA - 1 0 3

FASES

CONVERTIDOR

CDlCD

PUENTE :---- CAPACITOR E OlOOOS - DE CARGA

RECTIFICADOR FILTRADO -

En un control PWM, la señal de control es generada por la comparación de un voltaje de control (v,,,,l y una forma de onda repetitiva como se muestra en las figuras 2-Sa y 2-Sb. La señal de voltaje de control generalmente es obtenida por la amplificación del voltaje de error (la diferencia entre el voltaje de salida actual y el voltaje de referencia). La frecuencia de la forma de onda repetitiva con pico constante (diente de sierra), establece la frecuencia de conmutación del convertidor, la cual debe estar dentro de un rango que va desde unos cuantos KHz hasta 200 KHz, y permanecer constante, como se mencionó anteriormente. El tiempo durante el cual v,,,,,., sea mayor que la forma de onda diente de sierra, la señal de control tendrá un nivel de voltaje alto y el transistor permanezca encendido. mientras que el tiempo restante del periodo el transistor permanecerá apagado.

vo ({en

omparador Volaciuall Sena1

cuntrol A h

Diente de sierra Vcontrol

I , I , I %

c r 4 noin

(a) (b) Fig.2-8 Modulador por ancho de pulso (PWM):a) Diagrama a bloques, b) Comparador de señales.

Otro método de control'consiste básicamente en mantener fijo el tiempo de encendido del transistor y la regulación deseada se realiza variando la frecuencia de conmutación del convertidor. de modo tal que el tiempo de apagado del transistor puede estar variando dentro de un rango pr.eestablecido uara poder. mantener el voltaje de salida deseado. Existe un tercer método de control que también trabaja a frecuencia variable, pero mantiene fijo e l tiempo de apagado del transistor de potencia del convertidor, de modo tal que la regulación deseada se logra variando el tiempo de encendido.

15

~ . --- -' ' - -

Capltulo 2

Los métodos de control con frecuencia variable son utilizados en convertidores en los cuales se busca alcanzar frecuencias de conmutación muy grandes (mayores a 500 KHz) para poder minimizar el tamaño del producto terminado, tal como ocurre en los convertidores cuasirresonantes. y resonantes. Este método de control, t a l como se ha mencionado, permite alcanzar densidades de potencia muy buenas, por lo'cual es muy útil en aplicaciones que requieren las menores dimensiones posibles, sin embargo, este método de control implica costos de producción mas altos que los que origina un control con frecuencia constante, y además los esfuerzos eléctricos de los dispositivos semiconductores también son mayores.

En esta tesis se ha optado por utilizar técnicas de control PWM, debido principalmente a que esta alternativa implica el menor costo de producci6n. pero además, porque las restricciones de dirnensionamiento físico para la aplicación específica de una fuente para Computadora Personal (PC) no son tan estrictas como para justificar la utilización de convertidores cuasirresonantes, o resonantes.

Cabe mencionar que a pesar de que las fuentes conmutadas ofrecen la ventaja de ser mucho más eficientes que las fuentes lineales, presentan bajos valores de FP y además, contaminan la red de distribución de CA con un alto contenido armónico, debido a su comportamiento como cargas "no lineales". En otras palabras, el ahorro de energia eléctrica que puede lograrse por el uso mas eficiente de ésta a través de la utilización de fuentes conmutadas, puede ser desperdiciado si no se corrige el FP de estas fuentes.

En la figura 2-9 se muestra un ejemplo de los beneficios que pueden lograrse a través de la CFP, en lo que se refiere al uso.más eficiente de la energía eléctrica; para este ejemplo se han considerado fuentes para PC con distintos valores de eficiencia y de FP, pero con las mismas potencias de salida (1 50 Watts), y además, se ha supuesto un contacto domiciliario de 120 Volts de CA capaz de suministrar hasta 5 Amperes, es decir 600 VA.

EFICIENCIA = 95%. FACTOR Dk POTENCIA = 0.6

EFICIEIKIA S O % , FAC~IOR DE POTENCIA = 098

C O N W I N X WMIUIIIDA

1 1 4 1 VA lcll VA Y41 VA

Fig. 2-9 Beneficios de la CFP en el ahorro de energía eléctrica

En el ejemplo mostrado en la figura 2-9, puede observarse que la corrección del FP en fuentes de alimentación conmutadas permite lograr un uso más eficiente de la energia eléctrica. En este ejemplo se demuestra que, para este caso particular, con la.misma energía que utilizan dos fuentes con muy buena eficiencia pero bajo FP, se puede alimentar a tres fuentes que incorporan la corrección del FP.

16

Capitulo 2

2.4 CORRECCION DEL FACTOR DE POTENCIA EN SISTEMAS ELECTRONICOS

Para mejorar el FP de los equipos electrónicos es necesario hacer que la forma de onda y la fase de la corriente de entrada (i.1 coincida (escalada Correctamente) con el voltaje de alimentación. Para lograr este ,propósito se han empleado, tradicionalmente, sistemas pasivos. Estos sistemas de CFP consisten básicamente en agregar un filtro "LC" a la salida de la fuente. La ventaja de este método es la simplicidad de su circuito, pero sus desventajas son:

1. 2.

3. 4.

No se obtienen FP muy próximos a la unidad. Por trabajar a la frecuencia de línea los elementos de filtrado son grandes y de costo elevado. No se cuenta con una buena regulación. Es necesario contar con un transformador con selector de derivaciones (taps), para que se pueda emplear en distintos países.

Con la finalidad de obtener'valores de FP prácticamente unitarios, disminuir el tamaño de los elementos de filtrado, mejorar la regulación y poder alimentar a los equipos con un rango mayor de voltaje (prácticamente de 96 a 240 VCA), se han desarrollado los filtros activos o "emuladores de resistencia'' (1 1. Estos filtros activos se realizan con convertidores CD/CD conmutados.

!¡ En la figura 2-10 se.i:muestra un esquema básico de un sistema electrónico de

corrección del FP, donde Vi e li son el voltaje y la corriente de entrada respectivamente. le es li rectificado. Vs es una muestra del Vi rectificado y escalado. Ve es el voltaje de error del voltaje de salida, e il0, es el producto de Vs por Ve.

I r e f

L Fig.2-IO Convertidor CDlCD implementado como Corrector del Factor de Potencia

Son válidas para efectuar la CFP todas las topologías en las que la relación de transformación pueda crecer indefinidamente al crecer la carga y que, trabajan correctamente cuando la carga crece indefinidamente.

En general, puede decirse que un "emulador de resistencia" debe satisfacer las siguientes condiciones:

17

Capitulo 2

Que la forma de onda de la corriente en su entrada sea una senoide rectificada en onda completa. Que el valor de dicha corriente sea el adecuado para que la tensión aplicada a la carga conectada a la salida del convertidor sea la deseada.

. .

1.

2.

En el capítulo 3 se describe el principio de operación de los sistemas electrónicos de CFP, así como sus técnicas de control y las topologlas CDlCD que pueden ser utilizadas para esta aplicación.

18

Capítulo 3 APLICACION DE LOS CONVERTIDORES

CD/CD EN LA CORRECCION DEL FP

3.1 INTRODUCCION.

3.2 SISTEMAS ELECTRONICOS DE CORRECCION DEL FP.

3.3 TOPOLOGIAS CDlCD QUE PUEDEN UTILIZARSE PARA LA CORRECCION DEL FP.

3.4 LAZOS DE CONTROL PARA UN EMULADOR DE RESISTENCIA.

3.5 VECNICAS DE CONTROL PARA EL LAZO DE CORRIENTE.

Capltulo 3

3. APLICACION DE LOS CONVERTIDORES CDlCD EN LA CORRECCION DEL FP

il 3.1 INTRODUCCION

La mayoría de los equipos electrónicos tienen bajos valores de FP, y gran parte de este problema se origina en sus fuentes de alimentación, debido a que el comportamiento de dichas fuentes ocasiona que las formas de onda de corriente de entrada presenten bajos valores del Factor de Distorsión, tal como se mencionó en el capítulo 2.

La gran mayoría de los equipos electrónicos actuales utilizan fuentes de alimentación conmutadas, las cuales, si bien es cierto que ofrecen una mayor eficiencia en comparación con las fuentes lineales, también tienen el grave problema.de introducir bajos valores de FP y un alto contenido armónico.

:

Las fuentes de alimentación conmutadas que incorporan la corrección del FP están ganando popularidad rápidamente, debido a que al incrementar el FP permiten hacer un uso más eficiente de la energía eléctrica y además, el contenido armónico de la corriente de entrada disminuye. con lo cual se reduce la distorsión armónica total inyectada a la línea de distribución de CA por este tipo de fuentes.

En este capítulo se describe el principio de operación de los sistemas electrónicos de Corrección del FP denominados "emuladores de resistencia", y se mencionan las características que deben cubrir los convertidores CD/CD conmutados para esta aplicación.

Un análisis teórico de las topologías que pueden ser utilizadas para la corrección del FP, as¡ como el comportamiento de éstas en los modos de operación continuo y discontinuo (definido. éste último. como el modo en el cual, la corriente que circula por el diodo del emulador se hace cero durante el periodo de no conducción del transistor), se incluyen también en este capítulo. Se presentan además los distintos lazos de control que pueden ser utilizados en la implementación de un "emulador de resistencia"., así como las ventajas y

Por último. en este capítulo se presentan las técnicas de control conocidas como control por corriente pico, control por corriente promediada y control por histéresis variable.

3.2 SISTEMAS ELECTRONICOS DE CORRECClON DEL FP

desventajas de los mismos:i .. .

En el convertidor CAlCD de la figura 3-1 se ha colocado un convertidor CDlCD entre la salida del puente de diodos y el capacitor de filtrado. Si queremos que este convertidor CDKD sea capaz de corregir el FP, éste debe operar de modo tal que sea visto como una carga resistiva por el puente de diodos; por esta razbn, a este sistema electrónico de corrección del FP se le denomina "emulador de resistencia" I6.7.8.1

En la figura 3-1. v, es el voltaje de entrada al rectificador (voltaje de la red de distribución de CA) y V,, es 'el valor pico de dicho voltaje, es decir:

vi = vP sen ut ( 3 - 1 )

siendo w = 2r1í. Debido a que el emulador de resistencia es visto por el puente de diodos como

http://problema.de

Capltulo 3

una resistencia, el voltaje v, y la corriente io en su entrada estarán relacionadas por la siguiente ecuación:

I! i, = 2 (3-2)

donde R, sería precisamente el valor de esa hipotética resistencia. En estas condiciones, cada pareja de diodos opuestos del puente rectificador conduce 180" de la senoide de entrada, con lo que el voltaje v, será una senoide rectificada en onda completa que se podrá expresar de la siguiente forma: I/

v, = vP Isen uti

v,=Vp sen wt OTI vp

I

- CONVERTIDOR

CD I CD CON

AISLAMIENTO GALVAN I CO

( 3 - 3 )

Fig.3-? Diagrama general de un emulador de resistencia.

Como la corriente io a la salida del rectificador está relacionada con el voltaje v, a través de la ecuación (3-2). se deduce que la corriente ip va a ser también una senoide rectificada en onda completa, representada por la siguiente ecuación:

v sen oti i, - - d = idsen uti

Ri (3 -4 )

donde Io es el valor pico de la corriente iV. En estas condiciones la corriente de entrada i, será una senoide pura:

/I ii = I, sen ut (3-5)

Por lo tanto, al ser vi e i, dos senoides en fase, el FP será la unidad y la distorsi6n armónica nula.

Existen dos consideraciones importantes sobre la propia naturaleza del emulador de resistencia que deben terierse en cuenta. En primer lugar, tratándose de un convertidor conmutado. en condiciones ideales no presenta pérdidas. En segundo lugar conviene recordar que su frecuencia de conmutaci6n es mucho más alta que la frecuencia de red, ésta última

21

Capítulo 3

generalmente es de 50 o 60 Hertz, v la frecuencia de vp será justo el doble de esta frecuencia; mientras que la de conmutación estará comprendida típicamente entre 40 y 200 KHz (en el caso de un convertidor PWM.) Por lo cual, entre la frecuencia del voltaje v, de entrada al emulador de resistencia y la frecuencia de todas las señales eléctricas de voltaje y corriente en el interior del emulador existirá una diferencia del orden de tres décadas. Por esta razón resulta factible asumir que el voltaje de entrada Prácticamente no varía en un ciclo de conmutación.

Cabe mencionar que los elementos reactivos del emulador de resistencia se calculan en función de la frecuencia de conmutación, por lo cual s610 son capaces de almacenar energía eléctrica en periodos del orden del de conmutación. sin ser capaces de hacerlo en periodos tan largos como los de la red de distribución de CA.

Con estas consideraciones, la potencia instantánea de entrada al emulador será:

Pi = vpip = vpIpsenzu t ( 3 - 6 )

Esta potencia debe ser igual a la de salida del emulador, lo cual, utilizando la misma nomenclatura de la figura 3-1, puede expresarse de la siguiente forma:

Po = i v (3-7)

Debido a que se desea generar un bus de CD a la salida del emulador, debe haber un elemento adicional que sea capaz de conseguir que el voltaje en el bus de CD sea prácticamente constante: este elemento es el capacitor CCD. Admitiendo que el valor de este capacitor es suficientemente grande como para que su voltaje sea constante (v = V = constante) e igualando las potencias de entrada y salida del emulador, tenemos:

( 3 - 8 ) V I

V i = P . s e n 2 u t

Esta ecuación también puede expresarse de la siguiente forma:

donde aparece una componente de CD:

- V P I P icD - y

y una componente de CA:

V I i, - - y P C O S 2 0 t

(3-10)

(3-11)

La componente de ic0 circulará por el bus de CD, mientras que la Componente ica, si el capacitor C,,, ha sido calculado correctamente, circulará casi exclusivamente por él. En la figura 3-2 pueden verse las formas de onda de v,, ip, i, iC,,, iLI\. Nótese que en los periodos de

7 7

ij

Capltulo 3

tiempo en 10s que i es mayor que iC,,, y que icA es positiva, el capacitor repone energía, mientras que en los periodos en que i es menor que ic0 el capacitor entrega energía.

. .

" . i .............................. ............

r /

t

'1"':II"., j l P E D ,

.............................. CO . i , i . ,, I I : '1

VPlPlV V ü l D l Z V

t

VD I D 12V !I t

Fig.3-21 Formas de onda del circuito de la figura 3-1.

Definiendo la resistencia de carga del bus de CD (R,) como el cociente entre la tensión y la corriente en dicho bus, tenemos:

- v RCD - -

i cn

Eliminando icO entre las ecuaciones (3-1 O) y (3-1 2), tenemos:

a=- V I 2 v

I) V R C D

sustituyendo la ecuación 3-1 3 en la ecuación 3-8, tenemos:

(3-12)

(3-13)

(3-14)

Si definimos "resistencia vista por el emulador", r iwt), como el cociente entre el voltaje V a su salida y la corriente i. tenemos:

r io t ) = V = R m 1 2cen20 t

(3-15)

Esta ecuación representa una conclusión muy importante: el emulador de resistencia ve a su salida una resistencia de carga que es distinta a la resistencia de carga del bus de continua. Ambas están relacionadas por la ecuación 3-15, de'tal forma que el emulador ve valores muy variables de carga, comprendidos entre un mínimo de R,,/2 y un máximo de infinito [91.

Por otra parte, existe otra particularidad muy importante que es preciso tener en cuenta en los emuladores de resistencia. Consideremos la relación de transformación del convertidor,

23

- _- . - . ... ~- .- - - - - - -. -- -- - - -- -

Capitulo 3 d w t ) definida como cociente entre el voltaje constante de salida V, y el voltaje variable de entrada. v,, es decir:

(3-16)

pero. sustituyendo la ecuación (3-3) en la ecuación (3-1 6). tenemos:

m i o t ) = -. M seno t (3-17)

donde M = V N , es el cociente,entre el voltaje de salida y el valor pico del voltaje de entrada. De la ecuación 3-1 7 puede deducirse que la relación de transformación de un emulador de resistencia varía constantemente, presentando un valor mínimo M y un valor máximo infinito.

Las ecuaciones 3-15 y 3-17 definen las condiciones que deben cumplir los convertidores CDlCD para poder operar como un emulador de resistencia. Sólo aquellos convertidores que puedan satisfacer simultáneamente estas condiciones serán aptos para ser usados como emuladores de resistencia ideales. Por ejemplo, el convertidor reductor (BUCK) no satisface la ecuación 3-17 para todo wt, debido a que su voltaje de salida es siempre menor que su voltaje de entrada, y en consecuencia su ganancia nunca podrá tender a infinito, por lo cual este convertidor no es apto para trabajar como emulador de resistencia.

3.3 TOPOLOGIAS CD/CD QUE PUEDEN UTILIZARSE PARA LA CORRECCION DEL FP.

Como se mencionó anteriormente, son aptas para operar como un sistema electrónico de corrección del FP todas las topologías de convertidores CD/CD que sean capaces de satisfacer simuithneamente las ecuaciones 3-1 5 y 3-1 7.

Algunas topologías CD/CD no son aptas idealmente para trabajar como emulador de resistencia, como la topología reductora que tiene una relación de transformación restringida a ser siempre menor que la unidad. Pero existen otras topologías que si cubren los requerimentos necesarios para la corrección del FP, y cada una de éstas ofrecen diferentes ventajas y desventajas para esta aplicación. A continuación se enlistan las caracteristicas mas importantes de cada topología:

En el caso de la topología elevadora (BOOST) se tienen como ventajas:

1. 2. 3.

4.

La corriente de entrada es no pukante. EI transistor tiene su emisor o fuente a tierra. L~ colocación de la bobina en serie con la entrada facilita la realización de lazos de control. Se pueden manejar mayores potencias.

por otro lado, se tienen las siguientes desventajas:

1. No admite protecciones de: arranque suave sobrecorriente

Capltulo 3

cortocircuito 2. La tensión de salida siempre es mayor que la de entrada.

TOPOLOG I A REDUCTORA TOPOLOG I A ELEVADORA

La topología reductora-elevadora (BUCK-BOOST) tiene como principales ventajas las siguientes:

1. Admite protecciones de: - arranque lento - cortocircuito

2. La tensión de salida no es necesariamente mayor que la tensión de entrada. 3. Admite aislamiento galvánico (convertidor FLYBACK).

sin embargo, presenta las siguientes desventajas:

1. Tiene una corriente de entrada pulsante. 2. El transistor no tiene su emisor o drenaje a tierra. 3. El transistor deberá soportar tensiones, Colector-Emisor o Drenaje-Fuente, iguales a la tensión"de entrada más la tensión de salida. 4. No se puede implementar un control modo corriente. 5. Tensión invertida en la salida.

'TOPOLOGIA REDUCTORA-ELEVADORA

La topología SEPIC tiene las siguientes ventajas:

1. 2. 3. Admite protecciones. 4. Admite aislamiento galvánico.

La corriente por la entrada no es pulsante. El transistor está referido a tierra.

25

Capítulo 3

5.

Sus desventajas son: 1. 2. . El transistor debe soportar tensiones de Vi + Vo y de Vi + Voln (con

La tensión de salida puede ser mayor o menor que la de entrada.

Usa dos elementos reactivos adicionales.

transformador).

La topología CUK presenta las mismas ventajas que la topología SEPIC y además:

1. Bajo rizado de corriente en el condensador de alta frecuencia.

por otro lado, también presenta las mismas desventajas que la topología SEPIC y además:

1. Tensión invertida en la salida.

TOPOLOGIA SEPIC TOPOLOGIA CUK

Las topologías con aislamiento galvánico se derivan de las topologías básicas sin aislamiento. As¡ tenemos, que del convertidor BUCK se deriva el convertidor directo o FORWARD, del convertidor BUCK-BOOST se deriva el convertidor indirecto o de retroceso (FLYBACK), y de los convertidores SEPIC y CUK, sus versiones con aislamiento.

Las topologías con aislamiento galvánico ofrecen las siguientes ventajas:

1. Posibilidad de estructurar un sistema de alimentación distribuida con una tensión razonable en el bus, y en consecuencia, la posibilidad de conexión de baterías para emergencias. Posibilidad 'de uso de reguladores sin aislamiento galvánico. 2.

por otro lado, ofrecen las desventajas siguientes:

1. Utilizan más elementos reactivos. 2. 3.

Algunas de las topologías CDlCD que han sido mencionadas en esta sección, son capaces de comportarse como un emulador de resistencia natural si son diseñadas para operar en modo discontinuo, con un sólo lazo de retroalimentación de voltaje (control como seguidor de tensión), tal es el caso de las topologías: Reductora-Elevadora, Flyback, SEPIC y CUK [7,10.111. Por otro lado, existen algunas topologías que operando en modo discontinuo

Mayores esfuerzos eléctricos en los semiconductores. Efectos negativos de los elementos parásitos del transformador.

26

Capltulo 3

producen formas de onda de corriente no senoidales en su entrada, como la topología elevadora (BOOST) por ejemplo. Para este tipo de topologías, se debe implementar un control con lazo de voltaje y lazo de Corriente, el cual es conocido como control con multiplicador (figura 3-3). A continuación se explica en detalle el funcionamiento de los lazos de control que pueden implementarse en un emulador de resistencia.

3.4 LAZOS DE CONTROL PARA UN EMULADOR DE RESISTENCIA

El control de un emulador de resistencia debe satisfacer dos condiciones 191: en primer lugar, debe lograr que la corriente de entrada del emulador sea una senoide rectificada en onda completa, y segundo lugar, dede hacer.que el voltaje de salida sea el deseado.

La primera de estas condiciones puede satisfacerse de dos 'formas distintas:

Mediante la realización física de un lazo de retroalimentación de la corriente de entrada cuya referencia sea una senoide rectificada en onda completa. Este sistema no exige alguna característica 'especial a la topología CDlCD que se desee utilizar.

En algunas topologías CD/CD operando en modo de conducción discontinuo, se puede conseguir, por la naturaleza misma del convertidor, que la corriente de entrada al emulador de resistencia tenga la misma forma de onda que su voltaje de entrada, y al ser este último una "senoide rectificada en onda completa, la corriente de entrada tendrá esta misma forma de onda, sin necesidad de implementar algún lazo de retroalimentación de corriente.'

Por otro lado, para lograr que el voltaje de salida sea el deseado, siempre será necesario

De lo anterior se deduce que existen dos formas de realizar físicamente el control de

implementar un lazo de retroalimentación del voltaje de salida.

un emulador de resistencia:

Control con lazo de corriente y lazo de voltaje, también llamado control con multiplicador (figura 3-3).

Control con lazo de doltaje y modo de conducción discontinuo, también llamado control como seguidor de voltaje(figura 3-5).

Se describen a continuación ambos métodos de control:

Control con multiplicador.

En la figura 3-3 se muestra el esquema básico de un control con multiplicador, el cual cuenta con un lazo de retroalimentación de corriente que forza a que la modulación de ancho de pulso del transistor de potencia, del emulador de resistencia, sea tal que la corriente en la entrada siga a una referencia ill,,. Esta referencia se obtiene como resultado de la multiplicación de una muestra del voltaje senoidal rectificado de entrada (obtenida fácilmente mediante un divisor resistivo) y del voltaje de error amplificado V,.. Por lo tanto, la corriente de entrada es una senoide rectificada cuyo valor depende del de V.. Además, teniendo un lazo de retroalimentación del voltaje de salida cuyo voltaje de error amplificado es precisamente V.,

27

Capítulo 3

se puede conseguir que el voltaje de salida sea perfectamente constante.

Cabe mencionar que para lograr que la corriente de entrada al emulador de resistencia sea una senoide rectificada.’la serial V. debe ser perfectamente constante. Para lograr que V. sea constante en cada semiciclo del voltaje de la red de distibución de CA, es necesario colocar un filtro pasabajos que elimine el rizado del voltaje de salida. La presencia de un filtro pasabajos en el lazo de retroalimentación de voltaje ocasiona que este lazo sea lento, típicamente el ancho de banda de este lazo es menor a 15 Hertz.

I1

CONVERTIDOR

R

f

Fig.3-3 Diagrama general de un emulador de resistencia con control por multiplicador.

Para realizar físicamente el lazo de corriente, se emplean esencialmente tres técnicas de control, las cuales obligan a que diferentes parámetros de la corriente de entrada sigan la forma de onda del voltaje senoidal rectificado de entrada. Estas técnicas de control, las cuales son comentadas en una sección posterior de esta tesis, son conocidas como: Control por corriente promediada, control por corriente pico, y control por histéresis variable.

Control como seguidor de tensión.

Algunas topologías de convertidores CD/CD cuando trabajan en modo de conducción discontinuo, hacen que el valor medio de la corriente en su entrada sea proporcional a l voltaje de entrada, siempre y cuando el tiempo de conducción del transistor se mantenga constante. La topología reductora-elevadora (BUCK-BOOST) es un ejemplo típico de este comportamiento. El valor pico de la corriente de entrada a este convertidor (ipma,i puede obtenerse fácilmente de la ley de Faraday:

(3-18)

siendo D el ciclo de trabajo y T el periodo de conmutación. El valor medio de la corriente de entrada (iomd), dependerá del tipo de convertidor. Para la topología reductora-elevadora se tiene:

(3-19)

28

Capltulo 3

Fig.3-4 Corriente de entrada':de un convertidor reductor-elevador operando en modo discontinuo.

/I

La propiedad de que la corriente media demandada por el convertidor reductor-elevador en modo de conducción discontinuo es proporcional a la tensión de entrada, se cumple también en los convertidores Flyback, SEPIC, y Cuk [7,10,111.

Esta propiedad determina que estas topologías sean "emuladores de resistencia naturales". En efecto: si la tensión de entrada varía siguiendo una senoide rectificada, como la expresada por la ecuación 3-3, la corriente media en la entrada, obtenida filtrando componentes de la frecuencia de conmutación, seguirá también una evolución de senoide rectificada, tal como se expresa en la ecuación 3-4.

:I

En la figura 3-5 se muestra el esquema básico de un emulador de resistencia con control como seguidor de voltaje. Un capacitor C, ha sido colocado a la entrada del emulador de resistencia para filtrar las componentes de alta frecuencia de la corriente io. El lazo de retroalimentación de voltaje determinará el valor del tiempo de conducción, pero, debido a que es necesario que este parámetro permanezca constante para que el emulador de resistencia corrija el FP en forma natural, es preciso filtrar el rizado de la frecuencia de dos veces la frecuencia de la red de CA que se encuentra presente a la salida del emulador, por lo que es necesario colocar un filtro pasabajos en el lazo de voltaje, lo cual hace que este tipo de control sea muy lento.

La ventaja principal' del control como seguidor de voltaje es su simplicidad, la cual permite evitar el sensado de la corriente de entrada y todo su tratamiento posterior. Además, debido a que con este control no es necesario realizar operaciones analógicas (multiplicaciones, divisiones), el emulador puede funcionar en redes de distribución con frecuencias más altas que las típicas de la red de CA, por ejemplo, en redes de distribución de 400 Hertz como las utilizadas en los aviones. Este tipo de control, también ofrece la ventaja de ser de bajo costo (en comparación con el control por multiplicadori, ya que para

Capítulo 3

este fin puede utilizarse cualquier circuito de control de convertidores CDKD conmutados.

Por otro.lado, al operar un convertidor CD/CD en modo discontinuo, se tienen los problemas bien conocidos de altos valores de los esfuerzos de corriente, altas pérdidas en la salida de conducción del transistor y en la entrada en conducción del diodo y necesidad de mayores filtros en la entrada. .!

f + CONVERTIDOR

R CD I CD

\ q ontrolador

I PWM +-' Fig.3-5 Diagrama general de un emulador de resistencia con conirol m n o seguidor de tension.

3.5 TECNICAS DE CONTROL PARA EL LAZO DE CORRIENTE

Como se mencionó anteriormente, en un control por multiplicador es necesario que exista un lazo de retroalimentación que medirá la corriente de entrada del emulador de resistencia y actuará sobre el control del convertidor en función de la diferencia que exista entre la corriente de entrada y la referencia del lazo, la cual será una senoide rectificada. Pero, la corriente de entrada al emulador siempre posee un determinado rizo con una frecuencia igual a la de conmutación del emulador. Generalmente este rizo corresponde a rampas de subida y de bajada, cuyas .pendientes dependen del valor de una bobina que existe en la entrada de la topología CD/CD.

Existen básicamente tres formas de realizar físicamente el lazo de corriente:

1 i Control por corriente promediada. 2) Control por corriente pico. 3) Control por.histéresis variable.

A continuación se describen estas tres técnicas:

1 i Control por corriente promediada.

En esta técnica, el lazo de control obliga a que el valor medio de la corriente por la entrada en cada ciclo de conmutación siga la referencia senoidal rectificada t6.121. En la figura 3-6 se han representado ,,ambas magnitudes, pero, la frecuencia de conmutación del convertidor (frecuencia del rizo) se ha dibujado con un valor exageradamente bajo, con la finalidad de hacer más clara la figura. Este tipo de control es el más utilizado en la actualidad,

30

Capltulo 3

ya que trabaja a frecuencia.constante y es bastante inmune al ruido. Sus Únicas desventajas radican en la complejidad del circuito de mando: necesita una compensaci6n adecuada del lazo para que sea estable (el valor de la ganancia del lazo a la frecuencia de conmutación está perfectamente acotado), y debe incorporar un calculador analógico de la función cuadrado y un divisor analógico si se desea un buen funcionamiento con tensiones de entrada muy variables [por ejemplo, desde 1 1 O a 240 Volts de CA).

,

Fig.34 Control por corriente promediada.

2)Control por corriente pico.

En esta técnica de,control, el lazo de corriente obliga a que el valor pico de la corriente de entrada en cada ciclo de conmutaci6n siga la referencia senoidal rectificada. En la figura 3-7 se pueden observar ambas magnitudes, siendo la frecuencia de conmutación exageradamente baja. AI igual que el control por corriente promediada, este tipo de control también trabaja a frecuencia fija y su implementación física es menos compleja. Algunas de las desventajas de este tipo de control son: la necesidad de una rampa de compensación para ciclos de trabajo mayores que 0.5, es menos inmune al ruido que la anterior, y como puede observarse en la figura 3-7 no genera un valor medio de corriente estrictamente senoidal. ir*r~/H

Fig.3-7 Control por corriente pico.

3iControl por histéresis variable.

En esta técnica de control, el lazo de corriente obliga a que el valor de la corriente de entrada se mantenga siempre dentro de una banda de histéresis limitada por dos senoides rectificadas dibujadas en fase (figura 3-8) 14.i31. La realización fisica de este tipo de circuito

31

Capftulo 3

es más sencilla que en los casos anteriores, puesto que ni siquiera necesita oscilador, aunque tiene el inconveniente de que la frecuencia de trabajo es variable y además, cuando la forma de onda de corriente de entrada se encuentra en cerca de los cruces por cero la frecuencia de operaci6n crece exageradamente, por lo cual no es recomendable hacer funcionar un emulador con este tipo de control en las cercanias de los cruces por cero.

VALOR MEDIO DE le

,hen - HISTERESIS

Fig.3-8 Control por histéresis variable.

Cabe mencionar que en las formas de onda mostradas en las figuras 3-6, 3-7, y 3-8, la corriente de entrada al convertidor correspondería a una topología CD/CD que tuviera una bobina colocada en serie a la entrada del convertidor. Pero, en el caso de que se tratara de una topología con su bobina en cualquier otra posición, y en consecuencia tuviera una corriente de entrada pulsante, seria necesario colocar un filtro entre la entrada del emulador y la salida del puente rectificador. para conseguir formas de onda en las que se puedan aplicar los controles antes descritos; aunque, el control por corriente promediada podria ser utilizado incluso con corriente pulsante.

32

Capítulo 4 FUENTE CONMUTADA CON CORRECCION

DEL #FACTOR DE POTENCIA

4.1 INTRODUCCION.

4.2 ESPECIFICACIONES GENERALES DE DISENO.

4.3 JUSTlFlCAClON DEL DISEÑO DE DOS PROTOTIPOS.

4.4 SELECCION Y JUSTlFlCAClON DE LAS TOPOLOGIAS EMPLEADAS.

4.5 ASPECTOS CRlTlCOS DEL DISEÑO.

4.6 ANALISIS EN PEQUEÑA SEÑAL.

4.7 RESULTADOS.

3 3

Capítulo 4

4. FUENTE CONMUTADA CON CORRECCION DEL FACTOR DE POTENCIA

4.1 INTRODUCCION

En la actualidad, la mayoría de los equipos electrónicos se alimentan desde la red de distribución de CA a través de una fuente de alimentación conmutada. Esta fuente COnSiSte básicamente de un puente rectificador monofásico de entrada, un capacitor de filtrado y un convertidor CDKD conmutado con aislamiento galvánico, y es en buena medida, la principal responsable de que las formas de onda de la corriente de entrada en los equipos electrónicos modernos sea prácticamente, pulsante, lo que a su vez implica un bajo factor de potencia v una potencial deformación del voltaje de la red de distribución de CA como se mencionó en el capítulo 2.

Debido a que las fuentes conmutadas son las principales responsables del bajo FP y la elevada distorsión armónica total de los equipos electrónicos modernos, el tema de la incorporación de la corrección del FP a través de la fuente de alimentación tiene una gran importancia no sólo por contribuir a resolver los problemas antes mencionados, precisamente donde estos son generados; sino también porque ayuda a lograr un mejor aprovechamiento de la energía eléctrica.

Si bien es cierto que la corrección del FP a través de la fuente de alimentación puede incorporarse prácticamente a cualquier equipo electrónico; en esta tesis se decidió realizar una aplicación específica en uno de los equipos electrónicos con mayor auge en la actualidad como lo es la computadora personal (PO.

En este capitulo se presentan las especificaciones generales de diseño de la fuente conmutada para PC que ha'motivado esta tesis. Además, se incluye la justificación del diseño e implementación de dos"prototipos de dicha fuente. La selección y justificación de las topologías utilizadas en cada uno de los prototipos, son presentadas en este capítulo.

Un análisis en pequeña señal de los prototipos desarrollados, as¡ como los resultados experimentales obtenidos en esta tesis, se incluyen también en este capítulo.

Debido a que esta tesis se ha desarrollado en el Instituto de Investigaciones Eléctricas, la memoria de diseño de este proyecto será entregada al Departamento de Elecjrónica de dicha institución; y dado que el'IIE está tratando de conseguir la transferencia de la tecnología que se está desarrollando. solo se presentarán en esta tesis los detalles críticos del diseño de los prototipos desarrollados, 'tales como: la determinación del valor pico de la corriente mínima de operación del corrector de FP. el cálculo del ciclo de trabajo máximo, as¡ como algunas consideraciones de diseño de los elementos magnéticos, etc. Durante la fase de diseño se realizarón simulaciones en PSPICE en lazo abierto, para las condiciones críticas de operación de cada una de las etapas que integran la fuente; estas simulaciones unicamente serán presentadas como apoyo para realizar el análisis de esfuerzos eléctricos de los semiconductores utilizados.

4.2 ESPECIFICACIONES GENERALES DE DISEÑO

Para el diseño de la fuente de alimentación para computadora personal que incorpore la corrección del FP que se desarrolló en esta tesis, se consultarón las especificaciones de

3 4

Capítulo 4

diseño de varias fuentes de alimentación comerciales, que son utilizadas actualmente en computadoras personales. A continuaci6n se listan las especificaciones generales de diseño que fuerón consideradas para este proyecto:

Voltaje de entrada: 127 VCA f 10% Voltajes de salida: +5V @ 15A. -5V @ 0.5A. + 12V @ 5.5A, -12V @ 0.5A Potencia de salida: 25 a 150 Watts. Frecuencia de conmutación: 100 KHz (seleccionada a partir de específicacionesi Factor de Potencia > 95%

Cabe mencionar que estas son únicamente las especificaciones de entrada y salida de la fuente, pero que internamente se considerarón otras especificaciones que influyen directamente en el FP y la eficiencia global de la misma. En la sección 4.4 se dan a conocer las especificaciones internas de la fuente para los casos particulares de cada uno de los prototipos desarrollados. A continuación se exponen los motivos que dierón lugar al desarrollo de dos prototipos.

4.3 JUSTlFlCAClON DEL DISENO DE DOS PROTOTIPOS

El diseño de una fuente conmutada para PC que incorpore la corrección del FP debe lograr por un lado, que la forma de onda de la corriente en su entrada tenga la misma forma senoidal del voltaje de entrada, y por otro lado, debe ser capaz de entregar los voltajes necesarios para alimentar a dicha PC. El diseño de un sistema de alimentación que cumpla estas condiciones puede ser realizado en una sóla etapa (ver figura 4-1 1, o bien en dos etapas (figura 4-2).

En el diseño en una sola etapa las topologías PWM que ofrecen mejores características para su utilización son aquellas que por su configuración facilitan su implementación con aislamiento galvánico, tales como las topologías: BUCK-BOOST, CUK, y SEPIC. El diseño en una sóla etapa ofrece algunas ventajas como simplicidad y menor costo (en comparación con un diseño en dos etapas). pero en contra ofrece un ancho de banda reducido (menor a 15 Hertz) y el rizado de línea no puede ser eliminado por el control encargado de la corrección del FP [141.

LINEA

DE CD

Fig.4-I Fuente conmutada con corrección del FP en una etapa

El diseño en dos etapas, aunque es más complejo y más caro, mejora las características dinámicas del sistema. La primera etapa consiste de un emulador de resistencia que

.

35

Capltulo 4

generalmente es implementado con una topología PWM sin aislamiento (BOOST, BUCK- BOOST, CUK, o SEPIC). Este emulador se alimenta de la línea de distribución de CA y entrega un bus de CD de alto voltaje.,

La segunda etapa proporciona el aislamiento galvánico y los voitajes de salida requeridos mediante la utilización de un convertidor FORWARD o FLYBACK en el caso de tratarse de potencias menores a 500 Watts. Para potencias mayores a 500 Watts, se recomiendan los convertidores Push Pull, Medio Puente, y Puente Completo I1 41.

Para la aplicación específica de esta tesis, se eligió una configuración en dos etapas, debido a los requerimentos de una PC, tales como: una buena regulación tanto de línea como de carga, y la necesidad de contar con varios niveles de voltaje de alimentación ( + 12V, -1 2V. + 5v. -5V);

u o v a i ~ a u1 CD I CD CA I CD ,.... ............ .............................. : , - . . . . __ PWMo -

Resonante ~

~ 2 FULL-0RIDU a> i o I

in HALF-BRIUGE . .

;1E ii

1i ¡I

TOPOLOGIAS : i A c ~ a PUSH-PULL $

+ a> E

o

BOOST. i -- CA 1 BUCK-BOOST. i

! j FORWARD 1

i v FLYBACH O. i a

: 8 CUK. i : g 3

__ o SEPIC 7 ~ !,

BUS DE :co

t i _- . r , :

!

-

i GALVANIC0 ~ ' ETAPA DE 'CFPI ~ AISLAMIENTO ............................................ 1 ......................................................... I

Fig.4-2 Fuente conmutada con corrección del FP en dos etapas

. .

El tipo de control en esta fuente es PWM (ver sección 2.3). la frecuencia de conmutación se fijó en 100 KHz, y el voltaje de CD de salida de la primera etapa, se propuso inicialmente de 340 Volts, con lo cual se pretendía lograr FP's muy próximos a la unidad y además permitir un amplio rango de variación para el voltaje de linea de CA, pero el análisis realizado para determinar la topología que sería utilizada en el convertidor de la segunda etapa, di6 a conocer que el costo de implementación del convertidor de la segunda etapa, está en función directa del voltaje de CD de salida de la primera etapa. Además, un segundo análisis, realizado para determinar la eficiencia global de la fuente en función del voltaje de salida del emulador de resistencia, di6 a conocer que la eficiencia de dicho emulador disminuye a medida que su voltaje de salida aumenta, ocasionando que la eficiencia global de la fuente tambi6n disminuya.

Teniendo en cuenta lo anterior, y considerando que el voltaje nominal de la línea de CA en nuestro país es de 127 Volts, se decidi6 fijar el voltaje de CD de salida de la primera etapa en 220 Volts. Con este voltaje de salida del emulador de resistencia pueden lograrse FP's razonablemente buenos y además se tienen dos grandes ventajas. Por un lado, se mejora la eficiencia del emulador y por otro lado, el costo de implementación del convertidor de la segunda etapa se reduce considerablemente (en comparación con el caso anterior). Además, teniendo en cuenta que se trata de una fuente para PC, el costo de implementación es un

36

Capítulo 4

parametro bastante importante: Sin embargo, con un voltaje de salida de 220 Volts de CD. y una entrada de 127 Volts de CA, se tiene el inconveniente de que la ganancia (VoNinl del emulador es bastante baja, y esto implica en algunos casos la obtención de FP's no tan próximos a la unidad como ocurriría con voitajes de salida por encima de 300 Volts. Tal es el caso, por ejemplo, de un emulador de resistencia implementado con un convertidor BOOST y con un control por corriente pico.

En conclusión, un emulador de resistencia con voltaje de salida de 340 Volts de CD es capaz de lograr FP's muy próximos a la unidad, pero tiene una eficiencia menor que en el caso de tener un voltaje de salida más pequeño y además, al ser conectado en cascada con Otro convertidor, los costos de implementación de dicho convertidor son bastante más elevados que los que se tendrían en el caso de tener una salida del emulador de 220 volts de CD. En e l caso de tener un emulador de resistencia con voltaje de salida de 220 volts de CD, teoricamente se tendría una mejor eficiencia que en el caso anterior, pero el FP podría ser menor (dependiendo de la topología utilizada para implementar el emulador de resistencia), por lo tanto. sería conveniente evaluar en cual de estos dos casos se está logrando conseguir el mayor ahorro de energía eléctrica.

Este razonamiento, fue el motivo principal por el cual se decidió realizar dos prototipos de la fuente en cuestión, así como la realización de un estudio costo-beneficio de la misma y un análisis comparativo entre FP y eficiencia global de la fuente. En la siguiente sección se presenta la selección y justificación de las topologías empleadas para cada prototipo.

4.4 SELECCION Y JUST~IFICACION DE LAS TOPOLOGIAS EMPLEADAS

Para la selección de las topologías óptimas que podrían ser utilizadas en cada una de las dos etapas de la fuente se realizó un estudio de los esfuerzos eléctricos a los que son sometidos los dispositivos semiconductores en cada una de las diferentes topologías, asícomo las ventajas y desventajas que cada una de éstas ofrece. A continuación se presentan los resultados de este análisis.

En un diseño en dos etapas. la primera etapa es la encargada de incorporar la correccíon del FP. y además. debe entregar un bus de salida de CD de alto voltaje. Para la implernentación de esta etapa. generalmente se utilizan topologías CD/CD sin aislamiento galvánico, debido a que el aislamiento galvánico de la fuente es incorporado en la segunda etapa. Por lo tanto. en este análisis de topologías CDKD para la primera etapa, sólo fuerón consideradas las topologías CD/CD sin aislamiento galvánico que fueran áptas para trabajar como un emulador de resistencia.

Las topologías CD/CD sin aislamiento galvánico que fueron analizadas, son:

ai Elevadora (Boost). bi Reductora-Elevadora (Buck-Boost). c) SEPIC. d) CUK.

En la sección 3.3 se presentaron las principales ventajas y desventajas de cada una de estas topologías.

37

CaDltulo 4

Fig .4-3 a)Topología Elevadora. b)Topología Reductora-Elevadora.

En lo relacionado a los esfuerzos eléctricos de los dispositivos semiconductores de la topologia elevadora (figura 4-3a), en modo de conducción continuo:

El voltaje máximo en el transistor de potencia es igual al voltaje de salida (ecuación 4-

v,, = v, (4-1 1 1 I:

mientras que, la corriente promediada a través del transistor es:

i, = @enUd- (4-2) M

donde M = VoNe. Sustituyendo el valor pico de la corriente de entrada en la ecuación 4-2 se obtiene la corriente máxima promediada a través del transistor:

IP i, = - - 4

Por otro lado, el voltaje máximo en el diodo es: v,, = v,

y la corriente promediada a través del diodo es:

(4-31

(4-4)

(4-5)

sustituyendo el valor pico de la corriente de entrada, se obtiene la corriente máxima promediada a través del diodo:

(4-6)

Cabe mencionar que la topología elevadora trabajando en modo discontinuo, solo es capaz de lograr formas de onda de corriente de entrada senoidales cuando la ganancia VolVin de dicha topología es bastante grande I1 51, por lo cual sólo se ha realizado el análisis de la misma en modo de conducción continuo.

38

Capltulo 4

Por otro lado, la topología reductora-elevadora presenta las siguientes características, en lo que se refiere a los esfuerzos eléctricos de sus dispositivos semiconductores en modo de conducción continuo:

El voltaje máximo que 'debe soportar el transistor de potencia es igual a la suma de los

(4-7)

y la corriente de entrada promediada a través del mismo transistor es igual a la corriente de entrada, es decir:

(4-8) i , = I$enut

de esta ecuación se deduce que la corriente máxima promediada a través del transistor es: (4-9)

por otro lado, el diodo que forma parte de esta topologia debe soportar el mismo voltaje máximo que el transistor de potencia de la misma (ecuación 4-7). mientras que la corriente promediada a través de este diodo es igual a:

voitajes de entrada y salida del convertidor (ecuación 4-7). v, = ve + v, = v,,

-

- i, = I ,

- I p n 2 0 t i, =

T (4-1 O)

A partir de las ecuaciones anteriores se pueden obtener las potencias totales absorvidas por el diodo y el transistor de potencia en función de la relación de transformación "M", tanto para la topoloda elevadora como para la topología reductora-elevadora i161, con lo cual se pueden obtener las gráficas correspondientes de cada topología y así poder demostrar categóricamente cual de estas topologías ofrece los menores esfuerzos eléctricos en sus dispositivos semiconductores.

Para la topología elevadora. a partir de las ecuaciones 4-1 y 4-3 se obtiene la potencia máxima absorbida por el transistor:

(4-1 1)

del mismo modo, de las ecuaciones 4-4 y 4-6 se obtiene la potencia máxima absorbida por el diodo de la misma topología:

(4-1 2)

Para la topología reductora-elevadora, puede obtenerse la potencia máxima absorbida por el transistor de potencia a partir de las ecuaciones 4-7 y 4-9, quedando de la siguiente forma:

(4-1 3)

del mismo modo, a partir de las ecuaciones 4-7 y 4-10 se obtiene la potencia máxima absorbida Dor el diodo:

39

Capítulo 4

(4-1 4)

Las gráficas de las potencias absorbidas por los transistores de potencia, tanto de una topología elevadora (ecuación 4-1 1 ) como de una topología reductora-elevadora (ecuación 4- 13) se muestran en la figura 4-4a; mientras que las gráficas de las potencias absorbidas por los diodos de dichas topologías (ecuaciones 4-1 2 y 4-1 4 respectivamente) se muestran en la figura 4-4b. En estas figuras puede observarse claramente que las potencias absorbidas por los dispositivos semiconductores de una topología elevadora son menores qua en el caso de una topología reductora-elevadora.

( a l ( b l

... ............,

REDUCTORA . E L EVADORA

M . M

Fig. 4-4 Potencias absorbidas por a)los transistores y b)los diodos, de las configuraciones básicas para diferentes valores de la relación de transformación "M".

Es importante recordar que las gráficas mostrad- en la figura 4-4 son válidas unicamente en modo de conducción continuo, y que en modo de conducción discontinuo los esfuerzos eléctricos a que se ven sometidos los dispositivos semiconductores de todas las topologías son mayores con respecto al modo de conducción continuo.

Los esfuerzos eléctricos en los dispositivos semiconductores de las topologías SEPIC (figura 4-5a) y CUK (figÜra 4-5b). son semejantes a los presentados por la topología reductora- elevadora en modo de conducción continuo 1161.

Como se mencionó anteriormente (sección 3.4). las topologías reductora-elevadora, SEPIC y CUK, presentan la característica de comportarse como correctores naturales del FP, siempre y cuando se les diseñe para operar en modo de conducción discontinuo con un control como seguidor de tensión con un sólo lazo de voltaje I1 61. Esta característica ofrece la ventaja de lograr la corrección del FP con un esquema de control bastante simple (no existe lazo de corriente), pero, tiene la gran desventaja de obligar a sobredimensionar considerablemente los dispositivos semiconductores debido a los elevados esfuerzos eléctricos que presentan estas tres topologías. y además, en los casos de las topologias SEPlC y CUK se tienen las desventajas inherentes a la implementación de las mismas como son: mayor complejidad y mayor costo, en comparación con la topología reductora-elevadora.

4 0

Capltulo 4

(a) (b)

Fig.4-5 a)Topología SEPIC. b)Topología CUK.

Teniendo en cuenta lo anterior,' y habiendo analizado las ventajas y desventajas que ofrece una topología elevadora en modo de conducción continuo, se ha optado por desarrollar la primera etapa de este proyecto con una topología elevadora y un control con multiplicador con la técnica de control por corriente pico. La selecci6n de la topología elevadora se debió principalmente a la simplicidad de implementación que ofrece esta topología y a los bajos esfuerzos eléctricos a que se ven sometidos los dispositivos semiconductores de la misma, con lo cual se minimiza el sobredimensionamiento de componentes y en consecuencia se logra el menor costo de implementación para esta etapa. En lo referente a la selección de la técnica de control, ésta se debi6 principalmente a que el control por corriente pico es la técnica que ofrece la mayor simplicidad y el menor costo de las técnicas de control con multiplicador que trabajan a frecuencia fija.

El convertidor C D k D de la segunda etapa, deberá ser capaz de suministrar los voitajes de salida especificados anteriormente, teniendo como voltaje de entrada el voltaje de salida de CD de la primera etapa. En la sección 4.3 se justificó el diseño de dos'prototipos de fuentes de alimentación conmutadas de 150 Watts con corrección del FP.

Para el primer prototipo se decidió fijar el voltaje de salida de la etapa de corrección del FP en 220 Volts de CD. para poder reducir las pérdidas tanto de conmutación como en snubbers de la segunda etapa. Para el caso particular de este prototipo, se analizarón las dos topologías CDKD con aislamiento galvánico más apropiadas para aplicaciones menores a 300 Watts. es decir las topologías Flyback y Forward, cada una de éstas en sus versiones con uno y dos transistores (141.

La topología Flyback de salidas múltiples con un s610 transistor (figura 4-6a) ofrece las siguientes ventajas: el Único transistor presente en esta topología está referido a tierra, s610 se requieren un diodo y un capacitor de filtrado por cada salida y además, a l ser el transformador el Único elemento reactivo presente en esta topología, la interacción de los flujos magnéticos de los devanados secundarios avuda a lograr cierto nivel de regulaci6n de los voitajes de salida no controlados.

El voltaje máximo que debe soportar el transistor de potencia en esta topología es:

4 1

Capítulo 4

(4-1 5)

y la corriente máxima a través del transistor. en función de la potencia de salida (Pout) y de la eficiencia (n), es la siguiente:

(4-1 6)

En una topología Flyback de salidas múltiples con dos transistores (figura 4-6bl se tiene la ventaja de que el voltaje máximo que debe soportar cada transistor es la mitad que en el caso anterior, pero se tiene el inconveniente de que uno de estos transistores no está referido a tierra, lo cual significa que es necesario implementar un circuito de mando con aislamiento para dicho transistor, y además, son necesarios dos diodos adicionales O1 y D2 para la implementación de esta topología (ver figura 4-6b). En lo relacionado a la corriente máxima a través de cada uno de los transistores de esta topología, esta corriente sigue siendo la misma que en el caso anterior (ecuación 4-1 6) ya que ambos transistores están conectados en serie con el primario del transformador y se encienden y se apagan simultaneamente. Por último, las características que ofrece esta topología, en lo relacionado con la regulación de los voltajes de salida, son idénticas a las que ofrece una topología Flyback con un transistor.

En la figura 4-7a se muestra una topología Forward multisalida con un solo transistor; en dicha figura puede observarse que el transformador de esta topología utiliza un devanado auxiliar, el cual es necesario para desmagnetizar el núcleo del transformador a través del diodo D1. y de este modo evitar la saturación del mismo. Además, en la misma figura puede observarse que para cada salida se requieren un.a bobina, dos diodos y un capacitor de filtrado, lo cual implica una mayor complejidad en la implementación de esta topología y un mayor costo.Por otro lado. el voltaje máximo que debe soportar el transistor de una topología Forward con un sólo transistor es el siguiente:

V,,, = 2Vin (4-1 7)

y la corriente máxima a través del transistor, es la siguiente:

(4-1 8)

donde: n = relación de vueltas del primario al secundario IL = corriente a través del inductor de salida, A T = periodo de conmutación L = inductancia de salida, pH

En una topologia Forward de salidas múltiples con dos transistores (figura 4-7b) el voltaje máximo que debe soportar cada transistor es igual a Vin, pero se tiene el inconveniente de que uno de estos transistores no está referido a tierra, lo cual significa que es necesario implementar un circuito' de mando con aislamiento para dicho transistor, y además, son necesarios dos diodos adicionales D1 y D2 para la implementación de esta topología. La corriente máxima a través de cada uno de los transistores de esta topología, es la misma que en el caso anterior (ecuación 4-18), Si bien es cierto que una topología con dos transistores reduce los esfuerzos eléctricos de los dispositivos semiconductores, también es cierto que la complejidad y el costo de implementación de la misma se incrementan.

4 2

I

Capítulo 4

L

t r Fig.4-6 Topología Flyback multisalida, a)con un transistor. b)con dos transistores.

(a 1 (b) Fig.4-7 Topología Forward multisalida, a)con un transistor. b)con dos transistores.

Teniendo en cuenta lo anterior, y debido a que el voltaje de entrada para este caso particular es de 220 Volts, se decidi6 utilizar una topología flyback con un solo transistor principalmente por la simplicidad y menor costo de implementación de esta topología, y porque al tener dicho voltaje de entrada se hace posible implementar esta topología con MOSFET's de 500 Volts (VD$), los cuales tienen practicamente el mismo costo que los

4 3

Capltulo 4

MOSFET's de menor voltaje. Cabe mencionar que tratándose de MOSFET's de potencia de 500 o menos VoIts,.las variaciones de precio están en función, principalmente, de le corriente que sean capaces de manejar,, mientras que las variaciones de voltaje son poco significativas en cuanto al costo.

Para el caso del segundo prototipo, en el cual se contempló un voltaje de entrada para la segunda etapa de 340 Volts de CD, se decidi6 utilizar la misma topología que se seleccionó para el primero; porque, siendo el interés principal de este trabajo realizar un .análisis comparativo entre eficiencia, FP y costo de implementación, se consider6 que para poder realizar una comparación más real, era necesario que en ambos casos se emplearán las mismas topologías.

En la figura 4-8 se muestra el esquema general que tienen los dos prototipos que se desarrollarón en esta tesis.

Emulador de resistencia Convertidor PWM

LINEA CA :: PWM

T [I ..................... ; ...

,, :

fl ,... .......

m +i% Q 5.5A

-1% B 0.5A &I T T

..j CFP y FI

AISLAMIENTO :ONTROL ................................... yback GALVANCO

FLYBACK Multi-salida

Fig.4-8 Diagrama general del prototipo de l a fuente conmutada con corrección del FP

A continuación se presentan los aspectos críticos del diseño de los prototipos desarrollados.

4 4

Capltulo 4

4.5 ASPECTOS CRITICOS 'DEL DISENO

En esta sección se presentan los aspectos críticos del diseño de una fuente de alimentación conmutada de 150 Watts con corrección del FP para computadora personal. Las especificaciones de dicha fuente están incluidas en la sección 4.2, mientras que la configuración y las topologías empleadas en la misma se muestran en la figura 4-8.

Como puede observarse en la figura 4-8, la fuente esta constituida por dos etapas, siendo la primera de éstas un preregulador que incorpora la CFP. Este preregulador (emulador de resistencia) esta implementado con una topología PWM elevadora y un control por corriente pico (ver sección 4.4)

En la sección 4.3 se justificó el diseño de dos prototipos de fuentes con las mismas características de entrada y salida especificadas en la sección 4.2, pero cada uno de estos prototipos tiene un nivel diferente de voltaje de salida del emulador de resistencia.

Para el primer prototipo, el voltaje de salida del emulador de resistencia es de 220 V de CD y la potencia máxima de salida de dicho emulador es de 183 Watts (obtenida a partir de la evaluación de las pérdidas de la segunda etapa). Debido a que la Única diferencia entre las primeras etapas de los dos prototipos es el voltaje de salida de las mismas, a continuación se describen los aspectos críticos del diseño de la primera etapa del primer prototipo.

En la figura 4-9 se muestra el diagrama a bloques del emulador de resistencia implementado con topología elevadora y con control por corriente pico.

I vr.1

Fig.4-9 Emulador de resistencia Con topología elevadora y control por corriente pico.

El componente central de la etapa de potencia del emulador de resistencia es el inductor de entrada de.,la topología elevadora. El valor de este inductor controla varios aspectos críticos de la operación del emulador. Si el valor del'inductor es bajo. la distorsión de la corriente de entrada será alta y con esto se tendrá un bajo factor de potencia y un incremento del ruido en la entrada, lo cual obligará a incrementar el filtrado de entrada. Por otro lado, si el valor del inductor es grande, las dimensiones del núcleo del inductor serhn grandes también. De lo anterior, se deduce que lo mejor es alcanzar un equilibrio entre el valor del inductor y el tamaño del núcleo.

45

Capltulo 4

Para el convertidor elevador en estado estable:

(4-19)

donde .Do,, es el ciclo de trabajo IT,/(T,. + To,Jl. El inductor de entrada del convertidor elevador, se encontrará descargado cuando se cumpla la siguiente condición:

V i n í t) < V,,, * (l-Don) (4- 20)

expresando la ecuación 4-20 en otros términos, se tiene:

v,,,, = [I - Do,,(max) 1 *V,,, (4- 21)

Voltaje de entrada hasta el cual el inductor está descargado. Voltaje de salida de CD.

Mientras el voltaje rectificado de entrada es menor que V,,,.,, la energía que el inductor almacena durante el tiempo en el cual el MOSFET se'encuentra encendido, es menor que la energía que transfiere durante el tiempo de apagado, lo cual implica que el inductor se descarga completamente.

Vw,:

Se ha fijado un ciclo de trabajo máximo de 95%. de modo tal que exista un periodo de tiempo durante el cual el inductor se descargue totalmente, transfiriendo su energía a los capacitores de salida, para evitar la saturación del núcleo.

Para una potencia de salida dada, el valor instantáneo de la corriente de entrada es una función de la forma de onda de voltaje senoidal de entrada, es decir, que la corriente variará desde cero volts hasta un valor pico, tal como lo hace el voltaje de entrada. Por otro lado, la carga del emulador de resistencia es una fuente conmutada, la cual es esencialmente una carga de potencia constante, es decir, que un incremento en el voltaje de entrada implicará un decremento en la corriente de entrada.

En base a lo antes mencionado, el inductor de entrada se ha diseñado de la siguiente forma:

Se han establecido previamente los siguientes parámetros de operación del prerregulador:

VJmax) = 140 Volts P,,.ímin) = P,,,imin)/eficiencia = 25 W / 0.8 = 31.25 Watts

Con estos valores, se encuentra la corriente de operación minima, de la siguiente forma:

i inímin)pico - - 2 * P i n (min) Vin (max) (4- 22)

4 6

Capltulo 4

A partir de este valor, se establece la corriente mínima a la cual el inductor quedará completamente descargado. En este caso, se eligió un valor igual al 25% de lin(rnin)oko.

operación anteriormente calculadas, utilizando la ecuación 4-23. El valor de la inductancia se obtiene, tomando en cuenta las condiciones críticas de

VImR,*Don'(max) I r n R Y * f,,,

(4- 23) L =

Con este procedimiento de diseño, se obtuvo un valor de 1.25mH para el inductor del emulador de resistencia del primer prototipo.

Para el caso particular del segundo prototipo, el cual tiene un voltaje de salida de 340 Volts de CD, el procedimiento de diserio de la primera etapa es idéntico al que se utilizó para el primer prototipo y además, debido a que las especificaciones tanto de voltaje como de potencia de entrada son las mismas para ambos prototipos, entonces ILORI sigue siendo la misma que se obtuvo para el primer prototipo.

Sustituyendo el nuevo valor de V,,,,, en la ecuaci6n 4-23, se obtiene el valor del inductor para el segundo prototipo: L = 1.93 mH.

El cálculo de los capacitores de filtrado de salida C, y C,, se realizo de la siguiente forma:

El capacitor C,, el cual es calculado para filtrar a la frecuencia de conmutación, se obtuvo utilizando la siguiente ecuación I1 71:

6 I O 8 f 6Vo c, = ( 4- 2 4 )

para la cual se hicieron las siguientes consideraciones:

610 = 0.25 lCaoi (rizo del 25% de dVo = 10% del voltaje de salida de CD. f = frecuencia de conmutación (100 KHz),

El capacitor C,, el cual es calculado para filtrar a la frecuencia de la red de distribución de CA, se obtuvo por medio de la siguiente ecuación I1 61:

c, = P0"C 4 a v, f sv, ( 4- 2 5 )

para la cual se hicieron las siguientes consideraciones:

6Vo = 1 % del voltaje de salida de CD (para hacer prácticamente despreciable el

f = frecuencia de la red de distribución de CA (60 Hz).

En lo referente al control del emulador de resistencia, los circuitos controladores de

segundo armónico de la corriente de entrada de la línea de CA al emulador de resistencia).

4 7

Capltulo 4

corrección del FP y PWM (para la segunda etapa) com'parten el mismo oscilador, por lo cual la sincronización de las dos etapas es inherente. Las salidas de estos controladores son capaces de manejar corrientes de hasta 1 A, y tienen un alto "Clew Rate", con lo cual facilitan la reducción de los tiempos de carga y descarga de las compuertas de los MOCFET's de las etapas de potencia.

Como se mencionó anteriormente la sección de control para la corrección del FP es por censado de corriente pico. En esta sección de control se utilizó un transformador de sensado de corriente para lograr un sensado no disipativo de la corriente a través del MOCFET. logrando así una mejor eficiencia del sistema, en comparación con el método de control por sensado de corriente promedio.

Una consideración importante a tener en cuenta en lo relacionado con la regulación del voltaje de salida del emulador de resistencia, es el ancho de banda del filtro pasobajo del lazo de retroalimentación de voltaje, debido a que este es el encargado de reducir el rizo de 120 Hz que esta presente en la salida del emulador. Dicho en otras palabras, el ancho de banda de este lazo es el encargado de reducir el tercer armónico de la corriente de entrada al emulador. Teniendo en cuenta lo anterior, para el diserio de los dos prototipos en cuestión se decidió establecer un ancho de banda de 2 Hz.

En lo referente al diseño de la segunda etapa de los dos prototipos, puede decirse que el elemento principal del convertidor flyback multisalida con~un solo transistor, para ambos casos, es el transformador, debido a que es el encargado de incorporar el aislamiento galvánico requerido y además proporciona los voitajes de salida deseados. Por lo tanto, a continuación se describen los aspectos críticos del diseño de dicho transformador.

En la figura 4-10 se muestra el diagrama a bloques del convertidor flyback multisalida que se implementó en ambos prototipos. En dicha figura puede observarse que sólo una de las salidas í + 5V en ambos casos) es regulada a través de un lazo de retroalimentación de voltaje, mientras que las otras salidas cuentan con reguladores lineales para poder mantener fijos los voltajes de salida deseados.

, .

Vin

.......

................... CFP Y F h b d

Fig.4-10 Convertidor flyback multisalida con un solo transistor.

Para poder utilizar un núcleo de menor tamaño, se decidió realizar el diseño del

Capltulo 4

transformador en modo de conducción discontinuo I1 81.

Se decidió utilizar un ciclo de trabajo máximo de 0.45, en ambos prototipos (para el convertidor flyback únicamente), para evitar la saturaci6n del núcleo del transformador 11 81. Por otro lado, la corriente máxima pico a través del devanado primario del transformador, es la misma que circula a traves del transistor de potencia de este convertidor, por lo tanto puede ser calculada utilizando la ecuación 4-16. Teniendo en cuenta lo anterior, la inductancia del devanado primario del transformador puede obtenerse de la siguiente forma 11 81:

( 4- 2 6 )

donde: Vin(min) = Voltaje de entrada mínimo. Dmax = ciclo de trabajo máximo. lpo = corriente máxima pico del primario del transformador. f = frecuencia de conmutaci6n (100KHz).

Por último, cabe mencionar que para el diseño del convertidor flyback, se consider6 la necesidad de implementar protecciones contra sobrecorriente y cortocircuito, debido a que la topología elevadora de la primera etapa no acepta este tipo de protecciones.

En la siguiente sección se presenta el análisis en pequeña seiial de los prototipos desarrollados.

4.6 ANALISIS EN PEQUEÑA SEÑAL.

En esta sección se presenta el análisis en pequeña señal del emulador de resistencia implementado con topología elevadora , con control por corriente pico y con un convertidor CD/CD conmutado como carga.

En la figura 4-1 1 se muestra un emulador de resistencia implementado con topología elevadora y con referencia de corriente de línea. La carga representada en dicha figura como un bloque, corresponde a un convertidor flyback multisalida (convertidor CD/CD conmutado).

w Fig.4-I1 Emulador de resistencia implementado con topología elevadora.

El análisis de pequeña señal ha sido desarrollado en base al promedio de medio ciclo

4 9

Capltulo 4

del voltaje senoidal de entrada, asumiendo que la corriente de entrada es controlada y escalada de manera adecuada para seguir al voltaje de entrada. Para este análisis se utilizaron técnicas similares a las desarrolladas en [201, el cual derivó modelos equivalentes para convertidores COlCO conmutados con control PWM.

En la figura 4-1 2 se muestran las formas de onda del emulador de resistencia. El voltaje de entrada es senoidal, y los lazos de corriente forzan a la corriente de entrada a ser senoidal también.

volta~e de e n t r a d a C o r r i e n t e de e n t r a d a

o -- Voltaic d e í r l i d s C o r r i e n t e de sallda

Fig.4-12 Formas de onda del emulador de resistenciade l a figura 4-1 1.

Se asumió que el voltaje de salida es constante sobre un ciclo de conmutación, y la corriente de salida es troceada en alta frecuencia con una envolvente senoidal igual a la de la corriente de entrada. En relación a las formas de onda de la figura 4-1 2, la ecuaci6n que define el balance de potencias para un ciclo de operación es:

vi ii = v, io (4- 27)

donde, v, e i, son valores rms, v, es el voltaje de salida de CD. e io es el promedio de la corriente de salida sobre un ciclo de la frecuencia de linea. Para el emulador de resistencia mostrado en la figura 4-1 1 , la corriente que circula a través del MOSFET es igual a la corriente de entrada de dicho emulador durante el tiempo en el cual el MOSFET permanece encendido. Cuando la corriente de entrada íi,) iguale al producto de la corriente de control íi,) por una muestra de corriente senoidal obtenida a partir del voltaje de entrada íi. = v, / k ) , el MOSFET se apagará. La ecuaci6n de control de la corriente de entrada es la siguiente:

( 4- 29 )

sustituyendo la ecuación 4-28 en la 4-27, se obtiene:

5 0

Capltulo 4

i i - - i s i c = _ vi i, (4 -28)

definiendo r, = VJlo , puede deducirse. a partir de la ecuación 4-29, la ganancia del emulador (Mi en estado estable, quedando de la siguiente forma:

(4-30)

Perturbando la ecuaci6n 4-29 y eliminando los términos formados por productos de componentes de pequeña señal, y eliminando además los términos que solo contienen componentes de CD, se obtiene:

simplificando la ecuación 4-31, se obtiene:

(4-31)

(4-32)

Perturbando la ecuación 4-28 del mismo modo que se realizó con la ecuación 4-29, se obtiene:

(4- 33)

Las ecuaciones de pequeña señal 4-32 y 4-33 pueden ser modeladas como se muestra en la figura 4-13. En dicha figura:

ri = rJM2 , r, = VJlo , hi = Vilk , h, = VJkM , g, = 2Mir.

~ vo .......................................... .................................. .................. . ...... . ... , ...... . . . . ..... , .............,.

Vi

Fig.4-13 Modelo de pequeña señal del emulador de resistencia con topología elevadora.

51

Caphilo 4

De esta misma figura, puede obtenerse por inspección la función de transferencia entrada- salida del emulador, quedando de la siguiente forme:

del mismo modo, puede obtenerse la función de transferencia control-salida:

(4- 34)

(4- 35)

Un convertidor conmutado tiene una impedancia de entrada en pequeña señal, en baja frecuencia, dada por 1211:

( 4- 36 )

donde V. e lo son el voltaje de entrada y la corriente de entrada, del convertidor, respectivamente, los cuales son suministrados por la salida del emulador de resistencia. A partir de la ecuación 4-35 puede obtenerse la función de transferencia control-salida del emulador de resistencia conectado al convertidor conmutado de la segunda etapa:

(4- 37)

En la ecuación 4-37, la resistencia de pequeña señal es de signo opuesto a la resistencia de entrada del convertidor CD/CD de la segunda etapa, por lo cual, la combinaci6n en paralelo de ambas es un circuito abierto. De esta forma se deduce que el sistema tiene su polo dominante en cero y se comporta como un integrador.

Teniendo en cuenta lo anterior, a partir de la ecuaci6n 4-34 puede obtenerse la función de transferencia entrada-salida, quedando de la siguiente forma:

( 4- 3 8 )

donde g, = 2M / r, = 21, / V, , siendo lo la corriente de salida iCDi del emulador de resistencia, y v, es el voltaje de entrada (rmsi del mismo.

Para poder regular el voltaje de salida, sobre todo el rango de variaciones del voltaje de entrada y de la carga, es necesario compensar el lazo de retroalimentación de voltaje. Un arreglo integral y de adelanto ofrece las características óptimas pera realizar dicha compensación I1 91. Los dos parametros que deben seleccionarse para poder diseñar la red de compensación son: la posición del cero y la ganancia en alta frecuencia.

Debido a que la carga conectada al emulador es un convertidor CDlCD conmutado, el cero debe ser colocado en la mínima frecuencia de cruce (frecuencia a la cual la ganancia se hace O dB) de la ganancia del lazo para lograr un margen de fase de 45" i191. La función de transferencia control-salida, para este caso, es:

52

Capítulo 4

(4-39)

esta función de transferencia cambia en función directa de las variaciones de línea, por lo cual, tiene su valor máximo cuando se presenta el mayor voltaje de línea, pero no está en función de las variaciones de carga.

La asíntota de la ganancia del lazo en alta frecuencia puede seleccionarse de la siguiente forma:

(4-40)

la mínima frecuencia de cruce, la cual ocurre cuando se presenta el menor voltaje de línea y garantiza un margen de fase de 45". está dada por:

(4-41)

En la figura 4-14 se muestra la gráfica de magnitud de la función de transferencia control-salida de la fuente formada por un emulador de resistencia con salida de 220 volts de CD, implementado con topología elevadora y control por corriente pico, con un convertidor CD/CD conmutado como carga. En esta gráfica puede observarse la existencia de un polo en el origen, la ganancia del lazo y la frecuencia de cruce, la cual garantiza un margen de fase de 45". Para el caso del emulador de resistencia con salida de 340 volts de CD, la gráfica de la función de transferencia control-salida sería prácticamente la misma que se muestra en la figura 4-1 4, únicamente cambiarían los valores de la ganancia del lazo y la posición del cero, de acuerdo con las fórmulas 4-40 y 4-41 respectivamente.

Gananda (081 80

.............................................................................................................

................................................

- 40 .o1 . I I IO 100 1000

Frecuencia (Hz]

Fig.4-14 Gráfica de magnitud del lazo de voltaje de la fuente.

En la siguiente sección se presentan los resultados experimentales obtenidos en este trabajo de tesis.

53

Capltulo 4

4.7 RESULTADOS.

Una fuente conmutada de' 150 Watts para computadora. personal que incorpore la corrección del FP ha sido desarrollada. El circuito ha sido diseñado en dos etapas, siendo la primera etapa un emulador de resistencia con salida de 220 volts de CD, implementado con topología elevadora y control por corriente pico. La segunda etapa es un convertidor flyback multi-salida con un solo transistor. Ambas etapas fueron implementadas en circuito impreso, en una misma tarjeta. 'El diagrama general del circuito es mostrado en la figura 4-1 5.

Convertidor PWM Emulador de resistercia

. . . , . . : , :

PWM j , i i . i F , ~

.... *BU*IEYTO ...................... CFP Y Wback ULVum

FLYEACK Multi-sallda

Fig.4-15 Diagrama general del prototipo de la fuente desarrollada.

En la figura 4-16 se muestra una fotografía del prototipo de la fuente desarrollada.

i.

Fig.4-16 Prototipo de la fuente para PC que incorpora la corrección del FP.

54

Capltulo 4

Para poder establecer una comparación entre los resultados obtenidos an los prototipos desarrollados y los resultados que ofrecen las computadoras personales actuales. se obtuvieron las formas de onda de corriente y voltaje de una PC Printaform/AT. En la figura 4- 17 se muestran las formas de onda de voltaje (50 V/Div) y corriente de entrada ( 1 A/Div) de dicha PC, con voltaje nominal de línea (127 VI. El FP medido fue del 64%.

5. C'i' m S r r l i v '

Fig.4-17 Formas de onda de voltaje (50 VIDiv) y corriente de entrada (1 A/Divl de una computadora personal Printaform/AT.

En la figura 4-1 8 se muestra el contenido armónico de la corriente de entrada de la misma PC mencionada anteriormente. La THD medida fue del 100%.

Fig.4-18 Contenido armónico de la corriente de entrada de una PC actual.

En la figura 4-19 se muestran las formas de onda de voltaje (50 VíDiv) y corriente de entrada (1 AíDiv) da este prototipo, a carga máxima (1 50 Watts) y voltaje nominal de línea (127 VI. El FP medido bajo estas condiciones fue de 97.6%.

55

Capltulo 4

Fig.4-19 Formas de onda de voltaje (50 VIDiv) y corriente de entrada (1 A/Div) del prototipo de la figura 4-15, a carga máxima y voltaje nominal de linea.

En la figura 4-20 se muestra el contenido armónico de la corriente de entrada del prototipo de la figura 4-1 5, a carga máxima (1 50 Watts) y voltaje nominal de línea (1 27 V). La Distorsión Armónica Total (THD) medida bajo estas condiciones fue del 10.8%.

60 1 so 4 2 0 5 4 0 bbO 780

Fig.4-20 Contenido armónico de la corriente de entrada del prototipo de la figura 4-15, a carga máxima y voltaje nominal de línea.

En la figura 4-21 se muestran las formas de onda de voltaje (50 VIDiv) y corriente de entrada (0.5 AIDiv) del prototipo de la figura 4-15, a carga minima (25 Watts) y voltaje nominal de línea (1 27 V). El FP medido bajo estas condiciones fue de 94.3%.

5 6

Capítulo 4

Fig.4-21 Formas de onda de voltaje (50 VIDiv) y corriente de entrada (0.5 A/Div) del prototipo de la figura 4-1 5, a carga mínima y voltaje nominal de línea.

En la figura 4-22 se muestra el contenido armónico de la corriente de entrada del prototipo de la figura 4-1 5, a carga mfnima (25 Watts) y voltaje nominal de línea (1 27 Vi. La Distorsión Armónica Total (THD) medida bajo estas condiciones fue del 19.3%.

0 . 5 R

Fig.4-22 Contenido armónico de la corriente de entrada del prototipo de la figura 4-1 5, a carga mínima y voltaje nominal de línea.

En la figura 4-23 se muestra la forma de onda del voltaje Drenaje-Fuente del MOSFET del convertidor flyback multi-salida del prototipo de la figura 4-1 5, a carga máxima y con voltaje de entrada regulado de 220 volts de CD.

57

Capítulo 4

-25 O!iÚO u s ii.00000 6 25.0000 U8 5 . 0 0 u s / d t v

Fig.4-23 Voltaje Drenaje-Fuente (1 O0 VIDiv) del MOSFET del convertidor flyback del prototipo de la figura 4-1 5, a carga máxima.

En la figura 4-24 se muestra una gráfica de eficiencia de la fuente que se ha desarrollado, a carga máxima y con diferentes voltajes de entrada de CA.

EFICIENCIA DE L A FUENTE (%I

....................

........................

.........................................................

'?I4 116 118 I20 I 2 2 124 126 120 ,130 132 1 1 4 ' 116 138 140 VOLTAJE DE LINEA (VCA)

Fig.4-24 Grática de eficiencia vs. Voltaje de línea de CA de la fuente desarrollada.

Un segundo prototipo de una fuente de alimentación con las mismas características de entrada y salida fue diseñado. En la figura 4-25 se muestra el diagrama general de dicho prototipo. En dicha figura puede observarse que este segundo prototipo utiliza las mismas topologras que e l primero, pero su emulador de resistencia ha sido diseiiado para proporcionar un voltaje de salida de CD de 340 volts. El emulador de resistencia de este segundo prototipo, fue implementado para poder validar un análisis comparativo entre el FP y la THD contra la eficiencia global de la fuente desarrollada, en función del voltaje de salida de dicho emulador. En el capítulo 5 se presenta un análisis completo de los resultados de eficiencia, FP y THD obtenidos con este emulador. para distintos voltajes de salida del mismo.

58

Capftulo 4

Emulador de resistencia Convertidw PWM

UN

< . . < . , . . . . . . . PWM 1 ,, i i, I

U n m i E M l O wwm. ...................... . , m o c ....

CFP Y @back

FLYBACK Multl-salida

Fig.4-25 Segundo prototipo de la fuente de 150 W para PC con correccidn del FP.

Fig.4-26 Emulador de resistencia del segundo prototipo disehado.

A continuación se presentan los resultados de FP y THD de este emulador, medidos a voltaje nominal de línea (1 27 volts), cuando éste opera con un voltaje de salida de CD de 340 volts.

En la figura 4-27 se muestran las formas de onda de voltaje (50 VIDiv) y corriente de entrada (2 AIDivl de este prototipo, a carga máxima (190 Watts, asumiendo que el convertidor de la segunda etapa tuviera una eficiencia de 0.8) y voltaje nominal de línea (1 27 Vi. El FP medido bajo estas condiciones fue de 98.8%.

5 9

CaDítulo 4

Fig.4-27 Formas de onda de voltaje (50 VIDiv) y corriente de entrada (2 AlDivl del prototipo de la figura 4-26, a carga máxima y voltaje nominal de línea.

En la figura 4-28 se muestra el contenido armónico de la corriente de entrada del prototipo de la figura 4-26, a carga máxima (1 90 Watts) y voltaje nominal de línea (1 27 Vi. La Distorsión Armónica Total (THD) medida bajo estas condiciones fue del 7.1 %.

Fig.4-28 Contenido armónico de la corriente de entrada del prototipo de la figura 4-26, e carga máxima y voltaje nominal de línea.

En la figura 4-29 se muestran las formas de onda de voltaje (50 VIDiv) y corriente de entrada (0.5 AIDiv) del prototipo de la figura 4-26, a carga mínima (32 Watts, asumiendo que el convertidor de la segunda etapa tuviera una eficiencia de 0.8) y voltaje nominal de línea (127 Vi. El FP medido bajo estas condiciones fue de 95.2%.

60

Capítulo 4

Fig.4-29 Formas de onda de voltaje (50 VIDiv) y corriente de entrada (0.5 A/Div) del prototipo de la figura 4-26, a carga mínima y voltaje nominal de línea.

En la figura 4-30 se muestra el contenido armónico de la corriente de entrada del prototipo de la figura 4-26, a carga mínima (32 Watts) y voltaje nominal de línea (1 27 V). La Distorsión Armónica Total (THD) medida bajo estas condiciones fue del 14.6%.

'..> p1

Fig.4-30 Contenido armónico de la corriente de entrada del prototipo de la figura 4-26, a carga mínima y voltaje nominal de línea.

En el capítulo 5 se presenta un análisis comparativo entre FP, THD y eficiencia global de la fuente desarrollada, así como un estudio costo-beneficio de la misma.

61

Capítulo 5 ANALISIS DE COMPROMISOS DE DISEÑO PARA UNA FUENTE CON CORRECCION DEL FACTOR DE POTENCIA

5.1 INTRODUCCION.

5.2 ANALISIS COMPARATIVO FACTOR DE POTENCIA - EFICIENCIA GLOBAL.

5.3 ANALISIS COSTO - BENEFICIO.

6 2

Capítulo 5

5. ANALISIS DE COMPROMISOS DE DISEA0 PARA UNA FUENTE CON CORRECCION DEL FACTOR DE POTENCIA.

5.1 INTRODUCCION

este capftulo se presentan 10s resultados de un interesante estudio comparativo que evalúa el compromiso que ha de tomarse, para el diseño de una fuente de alimentación We incorpore la corrección del FP y que tenga las mismas características de implementación W e la desarrollada en esta tesis, cuando se traten de alcanzar algunos aspectos importantes como máximo FP y mínima Distorsión Armónica Total (THD), la máxima eficiencia global, o bien el menor costo de implementación..

5.2 ANALISIS. COMPARATIVO FACTOR DE POTENCIA-EFICIENCIA GLOBAL

En los últimos arios un gran número de investigadores, de varios países, han encaminado sus esfuerzos hacia la búsqueda de nuevas opciones que permitan incorporar valores prácticamente unitarios del FP en los equipos electrónicos modernos, a través de su fuente de alimentación conmutada.

Como se mencionó en el capítulo 3, existen dos estrategias generales para solucionar el problema de la CFP utilizando topologías CDiCD, pero difícilmente se puede hablar de una solución óptima sin antes haber establecido una aplicación específica. Sin embargo, en general, puede hablarse de una topología que ha tenido gran aceptación entre los fabricantes de fuentes de alimentación que incorporan la CFP. Una de las opciones más empleadas por los fabricantes para satisfacer las normas correspondientes de FP y contenido armónico, es la topología elevadora 121.

La técnica de control que ofrece la mayor simplicidad y el menor costo de implementación. para incorporar la corrección del FP utilizando una topología elevadora es la conocida como control por corriente pico. Sin embargo, esta técnica de control presenta el inconveniente de hacer operar el convertidor elevador en modo discontinuo en las regiones cercanas a los cruces por cero de la forma de onda de corriente de entrada. En estas regiones, el promedio de la forma de onda de corriente da como resultado formas de onda no senoidales, a menos que la ganancia del emulador sea lo suficientemente grande para minimizar este inconveniente [ I 51. En la figura 5-1 se muestra un emulador de resistencia implementado con las características antes mencionadas.

Fig.5-1 Emulador de resistencia implementado con topologla elevadora y control por corriente pico.

63

Capítulo 5

En la presente tesis se desarrollaron dos prototipos de fuentes de alimentaci6n conmutadas que incorporan la correcci6n del FP. Estos prototipos están implementados en dos etapas (ver capítulo 4). siendo la primera de estas etapas, en cada uno de los prototipos, un emulador de resistencia con las mismas características de implementación que el mostrado en la figura 5-1. Las gráficas del FP y la THD de dicho emulador (calculados para el caso particular de carga máxima y voltaje nominal de entrada de 127 volts de CA) en función de las variaciones del voltaje de CD de salida del mismo, es mostrada en la figura 5-2.

I H D llil 18 FP IS1 0 0 , I ...................... FP I 6

................................................................... I <

........................................

Bo ............ I 2 ................................. ........................ 90

O

...................... .......................... .........................

..............................

,o I 6 .............................................

................................. ..: .......................................

!!O 2;@ 2;O ?;a 260 ?;O ?;O 290 300 1;O > ;O ,;O ,!O n V o l l ~ j e de IBltda del m u l a d o i IVCOl

Fig.5-2 FP y THD vs. Voltaje de salida del emulador de resistencia (resultados teóricos).

Cabe mencionar que para la realizaci6n de la gráfica de la figura 5-2, por cada valor del voltaje de salida del emulador se redisefió el inductor de la topología elevadora, de modo tal, que el rizo de la corriente de entrada se mantuviera como el 25% de su valor pico.

En la figura 5-3 se muestran los resultados obtenidos de la medición del FP y la THD en algunos puntos de muestreo, seleccionados arbitrariamente, dentro del rango de 220 a 340 volts de CD de salida del emulador de resistencia. Estas mediciones fueron realizadas con carga máxima y voltaje nominal de línea de 127 volts de CA, pero es importante aclarar que los inductores de los dos prototipos permanecieron constantes para todas las mediciones, por lo complicado que resultaba modificar estos valores para cada medición.

220 210 240 250 260 2 1 0 280 290 300 110 320 310 340 Vollale de salida del ernuladoi (VCD)

Fig.5-3 FP y THD vs. Voltaje de salida del emulador de resistencia (resultados experimentales).

Comparando los resultados mostrados en la figura 5-3 con las gráficas de la figura 5-2, podemos comprobar que los resultados experimentales se aproximan a los resultados teóricos.

6 4

- Capitulo 5

Para .poder obtener una gráfica de la eficiencia global de la fuente que se está analizando, se decidió evaluar por separado la eficiencia de cada una de las etapas que la integran. Por tal motivo, en la figura 5-4 se muestra la gráfica de la eficiencia calculada del emulador de resistencia en función del voltaje de salida de CD del mismo. Para la obtención de dicha gráfica, se hicieron las mismas consideraciones que sirvieron para calcular las gráficas de la figura 5-2.

EIICIPIICIO del Pmuladpr do leSiPlon<ld 1%)

P i

................................................................................

Pi

'!to 210 2.0 150 160 170 280 190 100 110 110 310 340 Vollaie de salido de l emuladm (VCO)

Fig.5-4 Eficiencia calculada del emulador de resistencia.

En la figura 5-5 se presentan algunos resultados experimentales de la eficiencia del emulador de resistencia con carga máxima y voltaje nominal de entrada de 127 volts de CA. para .distintos valores del voltaje de CD de salida del emulador.

E l i i t ~ f l ~ i a del emuladol 1%)

2 2 0 230 2 4 0 250 260 2 1 0 2 8 0 290 300 110 3 2 0 3 3 0 3 4 0 Vollale de salida del emulador [VCD)

F i g 5 5 Resultados experimentales de eficiencia del emulador de resistencia.

Con respecto al análisis de eficiencia de la segunda etapa de la fuente, cabe recordar que en el capítulo 4 de esta tesis, se justificó el uso de un convertidor flyback multi-salida con un solo transistor (figura 5-6). para la implementación de dicha etapa.

Para el cálculo de la eficiencia del convertidor flyback de la segunda etapa se hicieron varias suposiciones que permitieron simplificar Bcho análisis. En el apéndice B de esta tesis se presenta un resumen de las fórmulas utilizadas para el cálculo de la eficiencia, tanto del convertidor flyback como del emulador de resistencia. Además, en dicho apéndice se incluyen las fórmulas obtenidas para el cálculo del FP 9 la distorsión armónica total de los prototipos desarrollados.

65

Capltulo 5

'pel ........................... AISIAMIENTO

CFP y Flyback

Fig.5-6 Convertidor flyback rnulti-'salida con un solo transistor.

Una consideración impor'tante que se tomó en cuenta para el análisis de la eficiencia del convertidor flyback, es, que para cada valor del voltaje de entrada a este convertidor (voltaje de salida del emulador de resistencia), el transformador de dicho convertidor es redisetiado, de modo tal que los voltajes de salida permanecen constantes. Además, el snubber también es rediseñado para cada valor del voltaje de entrada, de modo que la potencia disipada por dicho snubber permanece constante.

Una última consideración que impacta directamente sobre las pérdidas de conmutación y las pérdidas de conducción del MOSFET de potencia, es la necesidad de cambiar dicho dispositivo a medida que crece el voltaje de entrada al convertidor flyback. Para simplificar el análisis, se seleccionarón tres MOSFET's distintos, cada uno de los cuales es introducido en el análisis, dentro del rango de voltaje de entrada que, de acuerdo a sus especificaciones, ofrecen las mejores características técnicas. Por lo tanto, para el rango comprendido entre los 220 y los 225 volts de CD de entrada al convertidor flyback, se selección6 el MOSFET IRF840 (VD,=50OV, lo=8A, RO,,..,=0.85í2); para el rango de 226 a 250 VCD se seleccionó el MOSFET MTH6N60 (Vu,=60OV, lo=6A. R,,,= 1.2Q1, y finalmente, para el rango Comprendido entre los 251 y los 340 volts de CD se seleccionó el MOSFET MTH6N100 (Vos = 1 OOOV. lo = 6A. ti,,,,,, = 20).

En la figura 5-7 se muestra la gráfica que se obtuvo, teniendo en cuenta las consideraciones anteriores, de la eficiencia del convertidor flyback multi-salida con un solo transistor, en función de su voltaje de entrada.

Si consideramos la eficiencia global de una fuente como el producto de su FP por su eficiencia; entonces, multiplicando las gráficas de FP, eficiencia del emulador de resistencia y eficiencia del convertidor flyback multi-salida (figuras 5-2, 5-4 y 5-7 respectivamente), podemos obtener una gráfica de la eficiencia global de la fuente desarrollada en esta tesis (a carga máxima y voltaje de entrada de 127 volts de CA), en función del voltaje de salida del

66

Capítulo 5

Eliciencia del Convell ldol I l Y D a C l i%i

8 0

6 o ....................................... I- $ 2 0 2 3 0 210 2 S O 2 6 0 2 1 0 2 8 0 290 3 0 0 I10 320 310 140

Vollale de salida del emulador IVCDI

Fig.5-7 Eficiencia calculada del convertidor flyback multi-salida con un solo transistor.

emulador de resistencia que forma parte de la misma. Dicha gráfica de eficiencia global es mostrada en la figura 5-8.

l 5 ................................................................................................................

7 4 t - 4 ...............................................................................................................

7 , I... ................................................................................................ 1

'320 210 2 4 0 2 5 0 2 6 0 210 7 8 0 2 9 0 100 110 320 130 140 Vollale d e sa l ida del ernuladoi IVCD)

'320 210 2 4 0 2 5 0 2 6 0 210 7 8 0 2 9 0 100 110 320 130 140 Vollale d e sa l ida del ernuladoi IVCD)

Fig.5-8 Eficiencia global de la fuente vs. Voltaje de salida del emulador de resistencia.

A continuación se presentan los resultados de un estudio costo-beneficio, que fue realizado para poder evaluar las implicaciones de costo que tiene cada uno de los valores de eficiencia global de la figura 5-8.

5.3 ANALISIS COSTO-BENEFICIO.

Para la realización del estudio costo-beneficio que se presenta a continuación. se decidió cotizar todos los componentes que intervinieron en el mismo con un solo proveedor y normalizar dichos costos, debido a las grandes diferencias existentes entre los costos que proporcionaron los distintos proveedores. Se seleccionó arbitrariamente un capacitor cerámico de 3.3 nF a 600 volts y al costo que proporcionó el proveedor para dicho dispositivo se le denominó Unidad de Costo (1 U.C.), y todos los costos de los demás dispositivos se pusieron en función de dicha unidad.

67

Capítulo 5

En la figura 5-9 se muestra el diagrama general de la fuente en la C u d Se basa este análisis costo-beneficio. Cabe mencionar que algunos elementos de la fuente permanecen constantes para todo el rango de variación del voltaje de salida del emulador de resistencia. Estos elementos son, entre otros, el puente rectificador del voltaje de entrada, los reguladores lineales que proporcionan las salidas de la fuente y sus capacitores de filtrado correspondientes. En lo relacionado con todos los elementos que intervienen en las etapas de control, tanto del emulador de resistencia como del convertidor flyback, a pesar de que 10s valores numéricos de varios de ellos cambian, sus costos se mantienen prácticamente constantes, por tal motivo, todos los elementos de la etapa de control también se consideraron constantes, en lo que se refiere al análisis de costo.

Emulador de resistencia

LINEA CA :i PWM

n ” ................ 11;

...

!

Convertidor PWM

+in B 5.5A m m -1% B 0.5A

1 i 1 CONTROL AISLANIENTO ........................... 1 } I GALVANIC0 I CFP y Fbback

FLYBACK Multi-salida

F i g 5 9 ,Diairama general de l a fuente que incorpora l a corrección del FP.

Teniendo en cuenta lo anterior y considerando que el núcleo de la bobina del emulador de resistencia, al igual que el núcleo del transformador del convertidor flyback, permanece constante; prácticamente las únicas variaciones significativas en cuanto al costo, son las originadas por los capacitores de filtrado de salida del emulador de resistencia, el capacitor de filtrado del snubber y desde luego, las variaciones debidas al cambio del MOCFET de potencia, dentro de los tres rangos especificados en la sección anterior.

Por lo tanto, para obtener las unidades de costo que demandaría la implementación de una fuente como la mostrada en la figura 5-9, con un voltaja específico en la salida del emulador de resitencia, se consider6 un costo base formado por la suma de las unidades de costo de todos los elementos considerados constantes, y a este costo se le sumaron las unidades de costo de los elementos cambiantes, de acuerdo con los valores que estos tendrían para el voltaje especificado. De esta forma se obtuvo la figura 5-10.

En la figura 5-1 1 se muestran las gráficas de FP, THD, eficiencia global y las unidades

60

l a 3 ~ l iopetnwa l a p epiies a p ale i ioA

. . . . . . . . . . . . . . . . . . . . . . . . . . o ObE O E E O Z E OLE O O E 0 6 2 OR1 O L 2 O 9 1 O S 2 O i Z O f 2 U 2 1

o z _ ............................................................... C " L .................................................................... - o z

.................................................................................. O b

.................................................................................... O9

O8

laC)AI iopeinwa lap ep i i e i a p aielioh 0, t O11 ozt 0 , l oot O 6 1 O B 1 o12 O P Z o11 O b 2 o12 021 , o

.................................................................................................... 02

.....................................................................................................

.......................................................................................... 4:: f

J ............................

13nl 01~111 av IaDDvlYn

Capltulo 5

En conclusión, si el objetivo principal, debido a la aplicación específica de que se trate, es alcanzar la máxima eficiencia, el mayor FP posible y la menor THD, entonces 10 mas apropiado es pensar en voitajes cercanos a los 280 volts en la salida del emulador de resistencia, sin perder de vista que el costo de implementaci6n será elevado. Pero, si no es ese el caso, un diseño con un voltaje de salida del emulador de 220 volts, ofrece un FP por encima de 0.95 y un costo de implernentaci6n mucho menor que para el caso anterior.

7 0

Capítulo 6 CONCLUSIONES

71

Capítulo 6

6. CONCLUSIONES

El incremento del número de equipos electrónicos. con bajos valores de Fp, conectados a la red de distribución de CA, ha motivado un interés creciente por incorporar la corrección del ~p a tales equipos, como una medida para lograr un aprovechamiento mes eficiente de la energía eléctrica. En Europa, al igual que en 10s Estados Unidos de América (u.s.A.), se esten aplicando normas cada vez más estrictas en 10 que se refiere al control del FP de 10s equipos electrónicos, y a pesar de que el Proceso de normalización en nuestro país tiene un retraso considerable con respecto a otros Pakes. cabe esperar a corto o mediano plazo tal situación sea corregida, pues es precisamente la normalización. el mejor camino para solucionar el grave problema de los bajos valores del FP Y la elevada Distorsión Armónica Total (THDI de los equipos electrónicos. La Computadora Personal.íPC) es uno de los equipos electrónicos que presentan bajos valores de FP (típicamente entre 0.5 y 0.7). y además es uno de los equipos que más auge ha tenido en nuestros días, por lo cual se optó, en esta tesis, por experimentar con la corrección del FP en una fuente de alimentación conmutada para aplicación en este tipo de equipo.

Un estudio que permitió seleccionar las topologías óptimas para la realización de una fuente conmutada con corrección del FP para computadora personal, fue realizado durante el desarrollo de esta tesis. En base a los resultados de dicho estudio, se decidió realizar el diseño de la fuente en dos etapas, siendo la primera de éstas un emulador de resistencia implementado con topología elevadora y control por corriente pico, mientras que la segunda etapa consiste en un convertidor flyback multi-salida con un solo transistor.

Se ha realizado un análisis comparativo que evalúa el compromiso que ha de tomarse cuando en el diseño de una fuente, con las características antes mencionadas, se desea alcanzar el mayor FP y la menor THD, o bien la mayor eficiencia global.'Para poder validar los resultados de este análisis comparativo, se diseñaron e implementaron dos prototipos de una fuente de alimentación conmutada con las característicasseleccionadas anteriormente. Ambos prototipos fueron diseñados con las mismas especificaciones de entrada y salida, pero con diferentes voitajes de salida del emulador de resistencia de la primera etapa. Cabe mencionar que el interés principal del análisis realizado giró en torno a la etapa de corrección del FP, debido a que esta etapa puede ser utilizada para otras aplicaciones. Por tal motivo, para la primera etapa de ambos prototipos se implementaron los emuladores de resistencia respectivos, pero para la segunda etapa, solo se implement6 un convertidor flyback multisalida con un solo transistor para evaluar la eficiencia y el costo de implementación del mismo.

En relación con las aportaciones de este trabajo, puede decirse que su principal aportación es la asimilación de la tecnología en torno a la corrección del FP, y la aplicación de la misma al desarrollo de equipo que sea capaz de incorporar la corrección del FP desde su propia fuente de alimentación. Esta asimilación de tecnología a permitido consolidar el grupo que en torno a este tema se ha formado en CENIDET y además, ha permitido el surgimiento de un convenio convenio de colaboración con la Universidad Politécnica de Madrid (UPM). para el'desarrollo de equipo que incorpore la corrección del FP con aplicaciones en computadoras personales. Cabe mencionar que en este convenio de colaboración, la UPM aportaría su experiencia en torno a la tecnología de correccidn del FP y rectificación slncrona, como elementos para el desarrollo de fuentes con una mejor eficiencia global.

72

Capítulo 6

Por otro lado, podemos concluir que el diseiio de dos prototipos que incorporan la corrección del FP y que cubren las mismas especificaciones generales de entrada y salida para una computadora personal, han permitido realizar un análisis en el cual se ha encontrado un punto óptimo entre el ahorro o mejor aprovechamiento de la energía eléctrica a través de la corrección del FP en una Fuente para PC, y la eficiencia global de dicha fuente. En otras palabras, una fuente para PC diseñada para incorporar la corrección del FP en dos etapas, con las características antes mencionadas, logrará proporcionar mejores valores de FP a costa de permitir mayores pérdidas en los dispositivos semiconductores y elementos magnéticos de la segunda etapa, pero existe una región en la cual la combinación de estos dos factores permite alcanzar la máxima eficiencia global de la fuente y es precisamente esa región, la que se ha encontrado en esta tesis.

ALTERNATIVAS PARA TRABAJOS FUTUROS

Consideramos que seria muy interesante realizar un análisis similar al desarrolladoen esta tesis, utilizando las topologías SEPIC, CUK y reductora-elevadora, para la implementación del emulador de resistencia, operando en modo discontinuo y con un control como seguidor de tensión, para poder tener una referencia mucho más completa de los compromisos que pueden tenerse en cuenta para el diseño de una fuente conmutada que incorpore la corrección del FP.

OTROS LOGROS OBTENIDOS DURANTE LA REALIZACION DE ESTA TESIS.

Durante la realización de esta tesis se ha logrado la aceptación de un artículo en un congreso nacional, y dos artículos más para congresos internacionales.

El artículo que fue aceptado y publicado en un congreso nacional es:

"Análisis y perspectivas de la Corrección del Factor de Potencia en Fuentes de Alimentación", el cual fue publicado en la memoria del congreso ELECTRO'93, realizado en el Instituto Tecnológico de Chihuahua.

Los artículos aceptados para ser publicados congresos internacionales son:

"1 50 Watts Switched Mode Power Supply for Personal Computers applications with Power Factor Correction", para el IEEE International Power Electronics Congress "CIEP'94".

"Optimal Topology for a 150 Watts Switched Mode Power Supply for Personal Computers Applications with Power Factor Correction", para el 29th Universities Power Electronics Congress "UPEC'94".

En el apéndice C de esta tesis se presentan las cartas de aceptación para los tres congresos antes mencionados.

73

REFERENCIAS.

111 J.Sebasti&n, "€1 Factor de potencia y los E ~ U ~ P O S Electrónicos". W+"ATICA'91' E.T.S.I. Industriales, Madrid, España. PP. 26-32.

-IEC 555-2 poses New Challenges For Power Supply USerS", Electronic Products. March 1991, pp. 25-27.

"Power-Factor-Corrected Switching Power Supplies", EDN, April 1991, pp. 90-100.

C. Zhou, R.B. Ridley, F.C. Lee, "Design and Analysis of a Hysteretic Boost Power Factor Correction Circuit", I E E E Power Specialists Conference, 1990, pp. 800-807.

I E E E , "Standard519". 1992, p. 1 1 .

L.H.Dixon, "High Power Factor Preregulation For Off-Line Power Supplies ", Unitrode Power Supply Design Seminar, 1988, pp. 6.1 - 6.1 6.

J.Sebastián, J.Uceda, J.A.Cobos, J.Arau, "Using SEPIC Topologyforlmproving Power Factor in Distributed Power Supply Systems", EPE Journal, Vol. 3 , Num. 2 , June

J.Sebastián, J.Uceda. J.A.Cobos. P.GiI, "Using Zero'Current Switched Quasiresonant Converters as Power Factor Preregulator", I E E E International Conference on Industrial Electronics, Control and Instrumentation, pp. 225-230, 199 1 .

121

131

[4]

[ 5 ]

[ 6 ]

/ [71

1993, pp. 25-33.

(81

I91 J.Sebastián, M.Jaureguizar, "Tendencias Futuras en la Corrección del Factor de Porencia en Sisremas de Alimentación *, I E E E International Power Electronics Congress (CIEP'93). pp. 136-1 53.

1 1101 D.S.L.Simonetti, J.Sebastián. F.S.DOS Reis, J.Uceda, "Design Criteria For SEPIC and CUK Converters as Power Factor Preregulators in Discontinuous Conduction Mode ", I E E E International Conference on Industrial Electronics, Control and Automation, 1992, PP. 283-288

I1 1 1 M.Brkovic, S.Cuk. "Input Current Shaper Using Cuk Converter", I E E E International Telecommunications Energy Conference Preceedings. 1992, pp. 532-539.

L.H.Dixon. "Average Current Mode Control of Switching Power Supplies", Unitrode Power Supply Design Seminar, 1990, pp. 5.1 - 5.14.

i121

I1 31 C.P.Henze. N.Mohan. "A Digitally ControlledAC to DCPower Conditioner ThatDraws Sinusoidal lnpur Current -, I E E E Power Electronics Specialists Conference, 1986, pp. 531-540.

I141 A.Martínez, D.Abud, J.Arau, "Análisis y Perspectivas de la Corrección del factor de Potencia en fuentes de Alimentación", ELECTRO'93, pp. 299-310.

K.H.Lin, Y.L.Lin. "Current Waveform Distortion in Power Factor Correction Circuits émploying Discontinuous-Mode Boosf Converters ", IEEE Power Electronics Specialists Conference, 1989, pp. 825-829.

I1 51

7 4

[I 61 J . Sebastidn, 'Corre&i&~ delFactor de Potencia en Sistemas de Alimentacih (curso Tutorial) ", Congreso Internacional de Electrónica de Potencia, 1992.

D.Arias, S.Horta, J.Arau, "Fuentes Conmutadas", Universidad Politécnica de Madrid. 1988, pp. 20-22.

G.Chryssis, "High-Frequency Switching Power Supplies: Theory andDesign ", McGraw Hill, Second Edition, pp. 121-130.

11 91 . R.B.Ridley. "Average Small-Signal Analysis of the Boost Power Factor Correction Circuit". VPEC Seminar Proceedings, Virginia Polytechnic institute and State University. Blacksburg, Virginia, pp. 108-1 20.

V.Vorperian. 'Simplify your PWM Converter Analysis Using the Model of the PWM Switch". VPEC Current, a publication of the Virginia Power Electronics Center, December 1988.

[ 171

I1 81

1201

I21 I R.D.Middlebrook. "Input Filter Considerations in Design and Application of Switching Regulators ", IEEE Industry Applications Society Meeting Record, pp. 366-382.

Eduardo Arriola, "La Nueva Ley del Servicio Público de Energía Eléctrica (Conferencia Magistral/', Reunión de Verano de Potencia - RVP'93.

1221

75

APENDICES

7 6

APENDICE A.

Los programas de simulación, en PSPICE, que fueron realizados para evaluar los esfuerzos eléctricos de los dispositivos seleccionados (bajo condiciones crlticas de operación) para cada una de las etapas de los prototipos diseñados, son mostrados a continuación.

Para el convertidor elevador del primer prototipo (figura 1 ), se realizó el programa de simulación correspondiente, para las siguientes condiciones críticas de operación: voltaje de salida de 220 Volts de CD, voltaje de entrada de 11 Volts (V INDRY) y ciclo de trabajo máximo (0.95). Dicho programa es mostrado en la figura 2.

Vi n

MUR850

IENSE IRS)

3 J T 1RF840

4 MUR850 RLS I 1A - -

co

4A

RC

O

4

73 RO

Fig. 1 Convertidor elevador (Caso Vo = 220 Volts).

*CUNVEf? r i D O I ( ELEVADOR ( L A L O PiBIERTO) V I N 1 (.I I 1 V

. L I B NüPl.1 I€I

.END

Fig.2 Programa de simiilación para el convertidor elevador (Caso Vu = 220V)

Las formas de onda obtenidas con el programa de la figura 2, son mostradas en las figuras 3.4 y 5.

77

l ~ L

3.-

0..

*cOuEIITIrn UWAYIIIXI I L A T O AOIEniDJ ,Io ,,,,,,,: t ) , o ?,a+ .............. + ............. + ............. + ............. + .......... '.., D.!.,,,". I"": 0110,100 , , : 5 5 : * ,

I

.............. + ............. * ............. + ............ ..f.............

j

. . . . . . . . . i

I

. . . . 1 . 1

Fig4 Voltaje Drenaje-Fuente.

Fig3 Corriente de la hohina.

78

En la figura 6 se muestra el programa realizado para el caso particular en el cual, el convertidor elevador tiene un voltaje de salida de 340 volts de CD, un voltaje de entrada de 17 volts, carga máxima y un ciclo de trabajo de 0.95.

L 1 1 A 1.93mH IC=2ñ RLS ifi 2 1.2 D 2 4 MUR850 CO 4 46 235UF IC=54CN HC 4A 0 .1 RS 2 2 A .1 M 26 3 111 O IRF840 RO 4 O 6SS .OPT ITL5.O RELTOL= .O1 ABSTOL=10OpA VNTOL=lOOuV .TRON 1OU 3OOU OLJ 2U UIC .PROBE . L I B NOM.LIB .END Fig6 Programa de simulación del converiidor elevador (Caso Vo = 340V).

Las formas de onda obtenidas con el programa de la figura 6, son mostradas en las figuras 7, 8 y 9.

Fig.7 Corriente del MOSFET.

/-l.<"!.: 2 + ............. * ............. * ............ -7,- Pn.m ,,.m ",C.,*,

C.t i l , l l lvli w 0 , m m:a:n ........ -

Fig8 Voltaje Drenaje-Fuente.

79

,.,, 4 .. _ .......... + . + ............ + i >,O", mou. ill", mu m u . ,ob.

Ti.. . iO)

Fig.9 Corriente de l a bobina.

Por otro lado, para la segunda etapa de ambos prototipos, se decidió realizar la simulación de un convertidor flyback con dos salidas unicamente. Cabe mencionar que estas dos salidas, en conjunto, tienen una potencia de salida equivalente a la suma de las potencias máximas de las cuatro salidas que fueron específicadas para la fuente que ha sido diseñada. El motivo principal por el cual se.llev6 a cabo esta simplificación del convertidor flyback, fue que el mayor intéres de esta simulación era la evaluación de los esfuerzos eléctricos de los semiconductores, y en este convertidor, los mayores esfuerzos se presentan en el MOSFET de potencia, y dichos esfuerzos se ven afectados principalmente por la potencia de salida del convertidor.

En la figura 10 se muestra el diagrama general del convertidor flyback multisalida (simplificado) que fue utilizado para realizar las simulaciones correspondientes.

LLP 1 R01

O

R02

O Fig. 10 Convertidor flyback multi-salida.

8 0

Las formas de onda obtenidas con el programa de la figura 1 1, son mostradas en las figuras 12 y 13.

Fig. 12 Voltaje Drenaje-Fuente.

81

Las formas de onda obtenidas con el programa de la figura 14, son mostradas en las figuras 15 y 16.

,,mi

?OW+

j

,-.,.,.,.: *,.o F, ,.e, e,, Il,b.CL .Ulti.Olllbi a,.,,,". I"": 0 1 , 0 1 1 1 D \ : t n k l , .......... '* ........... + ........... + ........... + .......... + ...........

. . . . . . . . . . . . +

. . . . . . . . . . , . . +

0"-

Fig. 15 Voltaje Drenaje-Fuente.

* ................................ e _________*_._______ c .......... '

z.m+.

,.o.+

0.m

j - , . m l ........... + ........... + ........... + ........... + .......... ~ ........... 4

O"' <O"< mi 30". ,O"< SOUS 600, . I ( L * p > I r _

Fig.16 Corriente del MOSFET.

. . . . . . . . . . , ' i

. . . . . . . . . . . . . . . . . . . . . . . . i fl r n f j 1 - I

I . . . . . . . . . . . i . .

if4

8 3

APENDICE 8.

Las fórmulas que fueron utilizadas para realizar las gráficas del capítulo 5 son presentadas en este apéndice. Estas fórmulas han sido subdivididas de acuerdo al parámetro para el cual fueron utilizadas.

Factor de Potencia (FPI.

Para el cálculo del FP se hizo la suposición de que el efecto que tiene el angulo muerto de la corriente de entrada sobre dicho factor, es el más significativo de los que intervienen en este análisis, por lo tanto:

Distorsión Armónica Total (THO).

Pérdidas en el emulador de resistencia.

Para analizar la eficiencia del emulador de resistencia, se calcularon los valores rms de la corriente en la bobina y de la corriente en el MOSFET, integrando estos valores sobre un periodo de 120 Hz. Las fórmulas obtenidas son las siguientes:

I, , , i inductor) = T í I i + - V ) 1 d 1 12

Pérdidas en el convertidor flyback.

Las pérdidas en conmutación del convertidor flyback se calcularon a partir del valor pico de la corriente a través del devanado primario. Para la obtención de esta corriente, se utilizó la siguiente fórmula:

2 P O U t IPP = qvin(min)D(max)

Las pérdidas en conducción fueron calculadas a partir'del promedio de la corriente Ipp.

Las pérdidas en el snubber fueron calculadas con la siguiente fórmula:

0.5 C1 T P R I =

Las pérdidas en el núcleo, tanto para el emulador de resistencia como para el convertidor flyback. fueron asumidas constantes, en base a las especificaciones proporcionadas por el fabricante.

84

APENDICE C.

En este apéndice se presentan duplicados de reconocimientos y cartas de aceptación a los diferentes congresos , en los que han sido aceptados artfculos relacionados con esta tesis.

Durante la realización de esta tesis se ha logrado la aceptaci6n de un articulo en un congreso nacional, y dos artículos más para congresos internacionales.

El artículo que fue aceptado y publicado en un congreso nacional es:

"Análisis y perspectivas de la Corrección del Factor de Potencia en Fuentes de Alimentación", el cual fue publicado en la memoria del congreso ELECTR0'93. realizado en el Instituto Tecnológico de Chihuahua en octubre de 1993.

Los artfculos aceptados para ser publicados congresos internacionales son:

"1 50 Watts Switched Mode Power Supply for Personal Computers applications with Power Factor Correction". para el IEEE International Power Electronics Congress "CIEP'94".

"Optimal Topology for a 150 Watts Switched Mode Power Supply for Personal Computers Applications with Power Factor Correction", para el 29th Universities Power Electronics Congress "UPEC'94".

9 4 0 0 8 3 0

85

EL INSTITUTO TECNOLOGICO DE CHIHUAHUA

,: '"; , ~ , . %-

#* "L..1 OTORGA EL PRESENTE 5

FERENCIA:

E POTENCIA EN

EN EL XV CONGRESO

CEEBñADA E& IA CD. DE CHIHUAHUA DEL 25 AL 29 DE OCTUBRE DE 1993

M.A.

Dr. J . A .R. Arau

Instituto De Investigationes Electricas, Electrical Research Institute APDO 475 Cuernavaca Mor Mexico

Dear Dr.Arau,

Thank you for submitting the following abstract for UPEC '94:

OFITMAL TOPOLOGY FOR A 150 WATJS SWJTCHED MODE POWER SWPLY FOR PERSONAL COMPUTERS APPLICATIONS WITH POWER FACTOR CORRECTION A . MARTINEZ, D. ABUD, J.ARAU - ELECTRICAL RESEARCH INSTITUTE, MEXICO

[OUR ABSTRACT REFERENCE NO. 2951

A total of 413 abstracts were received and reviewed by the Conference Steering Coiiiinittee. I am pleased to notify you of your abstract's acceptance for UPEC '94, and i t should be, prepared as a paper for your Poster presentation in accordance with the attached guidelines.

I look forward to receiving your full paper before the May 30, 1994 deadline.

If you require any tiirtlier iiiiormation, please contacl me at the above address 01- c-l l lai l IIIC

at [email protected]. Please return the attached REPLY FORM by March 2Rrli, 1994.

Yours sincerely,

Dr. W. G. Hurley, UPEC '94 Conference Organiser

@ . - c 1 y-.;<J . , :. - . c. -.2 r i - I u2

IEEE International Power Electronics Congress - CIEP'94 Choiuia, Puebla, MQxico, August 22 -25 , 1994

5snar.l Chair:

Choliila, Ptiebla. March 9, 1994.

aanard Co-Chdr: . .. Dr M e h r d d Elunni

'reohnicd Piouram Chair: Dr D n d Ed?: Univ. de Ins Américas - hiobi8 A.P, 100, 7?820Cholula. Mexico Puebla. MEXICO Fax: +S?(22) 29-20-32

'i.ehi,ic.t Pwuism Co-Chairs: Di. Jovirr, iJm& Univ. Poht8inirideMadrid. SPAIN Pnx: +34(1) 56449-66

MSc. Hugo Coiir'a

Fax: +52(731) 124-34. Di. Pinrrvl EnJrfi 'icrar A&M Univcrsii , USA Fax: +i409) 84542-58

CCN~DET. Meirco

Publicity Chair: 4,. J d n c A r m 1.i.E. / CeNIDET. MEXICO FLX: +5?íJ31) 898-54 e-mail: i .ataubisc. arg

Publieliy Co.ehalra: Dr H'illlrrm Porlna) Trxer Tcch Univcraiiy, USA Fhx. 718061 742-12-45 . .

Ur. Pruiir Meilio üruiicl divcrairy. England. U.K. Fox: +(U¡ 895 2í.81-?8

Kiiniemoio Urtivcrsily. JAPAN Fax: (096) 343-16.80

DI. 7 w i i H i p d i i

Publicitlon Chair: Eduardo Up: Univ. dc la- h r i 6 r i c i a . Puchln

Tulorisl Cochair.: Dr. Juon M . Roriiírrz

Dr. A. Martinez Centro NRcional dc Investigacibn y Desarrollo Tecnolbgico interior internado Palmira d n M.5-164 CP. 62050 Cuemavacti, Mol-elos. Mk!iiCO

Dear Proressor Dr. A. Manínez.

We are pleased to inform you that your paper number U, 94-13 , titled "150 Watts Switched Mode Powir Supply Tor Personal Coinputers Applicwtioiis With Power Factor Correction" has been sciccted for publication and oral presentation at the CIEP'94, A U ~ U S I 22-25. 1094, Piicbla. México.

By inail wc are sending ai Author's Packct containing instnictions for coinpletirig your paper. Please sciid your paper by June I ! 1994, so we m y have a coinplefe and profcssional-looking proceedings.

if, for any reason, you (or a substitute) are not ahle at tliis linic to prepare or present your paper, please let 11s know ininediatly. Also. if your paper title changcs, lei us tiave the final title intncdiatly.

I hope by now yoii know thar !lie speaker/auílior receive R special discounted rebistration fee, wich includes, publication of their paper. proceedings, and full conferencc regisiration. Fcel fief to contact US if you need more idormation. We want to thank yoii for supporting the CEP'(M by preparing a paper and we look forward IO hearing your presentation

Sincerely

Oscar Mditero Hcrii: ndez General Chair ofCI f :P94

orgMi&"S: Universidad de las Amencns ~ h h l a IEEE Morc l i~ Scctivn - PEL'S Clhspici CENIDET

In ctinperation with; IEeE Power Elcc1ronii.r S O C ~ U ~ JPEE Induslrial Eleclronirs Sociciy

Hosted by the "Universidad de las Américas - Puebla" , Cholula. MEXICO

S.E.P. S D.G.I.T. CENTRO NACIONAL DE … Albino... · seguidor de tensión. Control por corriente...

Documents

Transcript of S.E.P. S D.G.I.T. CENTRO NACIONAL DE … Albino... · seguidor de tensión. Control por corriente...