7/26/2019 Significado de Los Trminos CISC y RISC

1/8

Significado de los trminos CISC y RISC:

CISC (complex instruction set computer) Computadoras con un conjunto de

instrucciones complejo.

RISC (reduced instruction set computer) Computadoras con un conjunto de

instrucciones reducido.

Los atributos complejo y reducido describen las diferencias entre los dos modelos de

arquitectura para microprocesadores solo de forma superficial. Se requiere de muchas otrascaractersticas esenciales para definir los RISC y los CISC tpicos. un m!s" existen

di#ersos procesadores que no se pueden asi$nar con facilidad a nin$una cate$ora

determinada.

s" los t%rminos complejo y reducido" expresan muy bien una importante caractersticadefiniti#a" siempre que no se tomen solo como referencia las instrucciones" sino que se

considere tambi%n la complejidad del hard&are del procesador.

Con tecnolo$as de semiconductores comparables e i$ual frecuencia de reloj" un procesador

RISC tpico tiene una capacidad de procesamiento de dos a cuatro #eces mayor que la de unCISC" pero su estructura de hard&are es tan simple" que se puede reali'ar en una fraccin

de la superficie ocupada por el circuito inte$rado de un procesador CISC.

sto hace suponer que RISC reempla'ar! al CISC" pero la respuesta a esta cuestin no es

tan simple ya que*

+ara aplicar una determinada arquitectura de microprocesador son decisi#as las

condiciones de reali'acin t%cnica y sobre todo la rentabilidad" incluyendo los

costos de soft&are.

xistan y existen ra'ones de compatibilidad para desarrollar y utili'ar procesadores

de estructura compleja as como un extenso conjunto de instrucciones.

La meta principal es incrementar el rendimiento del procesador" ya sea optimi'ando al$unoexistente o se desee crear uno nue#o. +ara esto se deben considerar tres !reas principales a

cubrir en el dise,o del procesador y estas son*

La arquitectura.

La tecnolo$a de proceso.

l encapsulado.

7/26/2019 Significado de Los Trminos CISC y RISC

2/8

La tecnolo$a de proceso" se refiere a los materiales y t%cnicas utili'adas en la fabricacin

del circuito inte$rado" el encapsulado se refiere a cmo se inte$ra un procesador con lo quelo rodea en un sistema funcional" que de al$una manera determina la #elocidad total del

sistema.

unque la tecnolo$a de proceso y de encapsulado son #itales en la elaboracin deprocesadores m!s r!pidos" es la arquitecturadel procesador lo que hace la diferencia entreel rendimiento de una C+- (Control +rocess -nit) y otra. es en la e#aluacin de las

arqutecturas RISC y CISC donde centraremos nuestra atencin.

/ependiendo de cmo el procesador almacena los operandos de las instrucciones de la

C+-" existen tres tipos de jue$os de instrucciones*

0. 1ue$o de instrucciones para arquitecturas basadas en pilas.

2. 1ue$o de instrucciones para arquitecturas basadas en acumulador.

3. 1ue$o de instrucciones para arquitecturas basadas en re$istros.

Las arqutecturas RISC y CISC son ejemplos de C+- con un conjunto de instrucciones

para arqutecturas basadas en re$istros.

Arquitecturas Cisc

La micropro$ramacin es una caracterstica importante y esencial de casi todas las

arqutecturas CISC.

Como por ejemplo*

Intel 4546" 4544" 45246" 45346" 45746.

8otorola 64555" 64505" 64525" 64535" 6475.

La micropro$ramacin si$nifica que cada instruccin de m!quina es interpretada por un

micropro$rama locali'ado en una memoria en el circuito inte$rado del procesador.

n la d%cada de los sesentas la micropramacin" por sus caractersticas" era la t%cnica m!s

apropiada para las tecnolo$as de memorias existentes en esa %poca y permita desarrollartambi%n procesadores con compatibilidad ascendente. n consecuencia" los procesadores se

dotaron de poderosos conjuntos de instrucciones.

Las instrucciones compuestas son decodificadas internamente y ejecutadas con una serie de

microinstrucciones almacenadas en una R98 interna. +ara esto se requieren de #arios

ciclos de reloj (al menos uno por microinstruccin).

7/26/2019 Significado de Los Trminos CISC y RISC

3/8

Arquitecturas Risc

:uscando aumentar la #elocidad del procesamiento se descubri en base a experimentos

que" con una determinada arquitectura de base" la ejecucin de pro$ramas compiladosdirectamente con microinstrucciones y residentes en memoria externa al circuito inte$radoresultaban ser mas eficientes" $racias a que el tiempo de acceso de las memorias se fue

decrementando conforme se mejoraba su tecnolo$a de encapsulado.

/ebido a que se tiene un conjunto de instrucciones simplificado" %stas se pueden implantar

por hard&are directamente en la C+-" lo cual elimina el microcdi$o y la necesidad dedecodificar instrucciones complejas.

n in#esti$aciones hechas a mediados de la d%cada de los setentas" con respecto a la

frecuencia de utili'acin de una instruccin en un CISC y al tiempo para su ejecucin" se

obser# lo si$uiente*

; lrededor del 25< de las instrucciones ocupa el 45< del tiempo total de ejecucin de un

pro$rama.

; xisten secuencias de instrucciones simples que obtienen el mismo resultado que

secuencias complejas predeterminadas" pero requieren tiempos de ejecucin m!s cortos.

Las caractersticas esenciales de una arquitectura RISC pueden resumirse como si$ue*

stos microprocesadores si$uen tomando como base el esquema moderno de =on

>eumann.

Las instrucciones" aunque con otras caractersticas" si$uen di#ididas en tres $rupos*

a) ?ransferencia.

b) 9peraciones.

c) Control de flujo.

Reduccin del conjunto de instrucciones a instrucciones b!sicas simples" con la que

pueden implantarse todas las operaciones complejas.

rquitectura del tipo load;store (car$a y almacena). Las @nicas instrucciones quetienen acceso a la memoria son AloadA y AstoreAB re$istro a re$istro" con un menor

n@mero de acceso a memoria.

Casi todas las instrucciones pueden ejecutarse dentro de un ciclo de reloj. Con un

control implantado por hard&are (con un dise,o del tipo load;store)" casi todas las

instrucciones se pueden ejecutar cada ciclo de reloj" base importante para la

reor$ani'acin de la ejecucin de instrucciones por medio de un compilador.

7/26/2019 Significado de Los Trminos CISC y RISC

4/8

+ipeline (ejecucin simult!nea de #arias instrucciones). +osibilidad de reducir el

n@mero de ciclos de m!quina necesarios para la ejecucin de la instruccin" ya que

esta t%cnica permite que una instruccin puede empe'ar a ejecutarse antes de quehaya terminado la anterior.

l hecho de que la estructura simple de un procesador RISC condu'ca a una notablereduccin de la superficie del circuito inte$rado" se apro#echa con frecuencia para ubicar en

el mismo" funciones adicionales*

-nidad para el procesamiento aritm%tico de punto flotante.

-nidad de administracin de memoria.

unciones de control de memoria cache.

Implantacin de un conjunto de re$istros m@ltiples.

La relati#a sencille' de la arquitectura de los procesadores RISC conduce a ciclos de dise,om!s cortos cuando se desarrollan nue#as #ersiones" lo que posibilita siempre la aplicacin

de las m!s recientes tecnolo$as de semiconductores. +or ello" los procesadores RISC no

solo tienden a ofrecer una capacidad de procesamiento del sistema de 2 a 7 #eces mayor"sino que los saltos de capacidad que se producen de $eneracin en $eneracin son mucho

mayores que en los CISC.

+or otra parte" es necesario considerar tambi%n que*

La disponibilidad de memorias $randes" baratas y con tiempos de acceso menores

de 65 ns en tecnolo$as C89S.

8dulos SR8 (8emoria de acceso aleatorio est!tica) para memorias cache con

tiempos de acceso menores a los 0D ns.

?ecnolo$as de encapsulado que permiten reali'ar m!s de 025 terminales.

sto ha hecho cambiar" en la se$unda mitad de la d%cada de los ochentas" esencialmente las

condiciones t%cnicas para arqutecturas RISC.

La si$uiente tabla esquemati'a al$unas de las principales caractersticas de las arqutecturasRISC CISC.

Principios De Diseo De Las Maquinas Risc

7/26/2019 Significado de Los Trminos CISC y RISC

5/8

Resulta un tanto in$enuo querer abarcar completamente los principios de dise,o de lasm!quinas RISC" sin embar$o" se intentar! presentar de una manera $eneral la filosofa

b!sica de dise,o de estas maquinas" teniendo en cuenta que dicha filosofa puede presentar

#ariantes. s muy importante conocer estos principios b!sicos" pues de %stos se desprenden

al$unas caractersticas importantes de los sistemas basados en microprocesadores RISC.

n el dise,o de una m!quina RISC se tienen cinco pasos*

0. nali'ar las aplicaciones para encontrar las operaciones cla#e.

2. /ise,ar un bus de datos que sea ptimo para las operaciones cla#e.

3. /ise,ar instrucciones que realicen las operaciones cla#e utili'ando el bus de datos.

7. $re$ar nue#as instrucciones slo si no hacen m!s lenta a la m!quina.

D. Repetir este proceso para otros recursos.

l primer punto se refiere a que el dise,ador deber! encontrar qu% es lo que hacen enrealidad los pro$ramas que se pretenden ejecutar. a sea que los pro$ramas a ejecutar sean

del tipo al$ortmicos tradicionales" o est%n diri$idos a robtica o al dise,o asistido por

computadora.

La parte medular de cualquier sistema es la que contiene los re$istros" el L- y los AbusesAque los conectan. Se debe optimar este circuito para el len$uaje o aplicacin en cuestin. l

tiempo requerido" (denominado tiempo del ciclo del bus de datos) para extraer los

operandos de sus re$istros" mo#er los datos a tra#%s del L- y almacenar el resultado denue#o en un re$istro" deber! hacerse en el tiempo mas corto posible.

l si$uiente punto a cubrir es dise,ar instrucciones de m!quina que ha$an un buen uso del

bus de datos. +or lo $eneral se necesitan solo unas cuantas instrucciones y modos de

direccionamientoB slo se deben colocar instrucciones adicionales si ser!n usadas confrecuencia y no reducen el desempe,o de las m!s importantes.

Siempre que apare'ca una nue#a y atracti#a caracterstica" deber! anali'arse y #er la forma

en que se afecta al ciclo de bus. Si se incrementa el tiempo del ciclo" probablemente no #ale

la pena tenerla.

+or @ltimo" el proceso anterior debe repetirse para otros recursos dentro del sistema" tales

como memoria cache" administracin de memoria" coprocesadores de punto flotante"

etc%tera.

-na #e' planteadas las caractersticas principales de la arquitectura RISC as como lafilosofa de su dise,o" podramos extender el an!lisis y estudio de cada una de las

caractersticas importantes de las arqutecturas RISC y las implicaciones que estas tienen.

7/26/2019 Significado de Los Trminos CISC y RISC

6/8

Papel De Los Compiladores n !n Sistema Risc

l compilador jue$a un papel cla#e para un sistema RISC equilibrado.

?odas las operaciones complejas se trasladan al microprocesador por medio de conexiones

fijas en el circuito inte$rado para a$ili'ar las instrucciones b!sicas m!s importantes. /e esta

manera" el compilador asume la funcin de un mediador inteli$ente entre el pro$rama deaplicacin y el microprocesador. s decir" se hace un $ran esfuer'o para mantener al

hard&are tan simple como sea posible" a@n a costa de hacer al compilador

considerablemente m!s complicado. sta estrate$ia se encuentra en clara contra posicincon las m!quinas CISC que tienen modos de direccionamiento muy complicados. n la

pr!ctica" la existencia en al$unos modos de direccionamiento complicados en los

microprocesadores CISC" hacen que tanto el compilador como el micropro$rama sean muycomplicados.

>o obstante" las m!quinas CISC no tienen caractersticas complicadas como car$a"

almacenamiento y salto que consumen mucho tiempo" las cuales en efecto aumentan la

complejidad del compilador.

+ara suministrar datos al microprocesador de tal forma que siempre est% trabajando enforma eficiente" se aplican diferentes t%cnicas de optimi'acin en distintos ni#eles

jer!rquicos del soft&are.

Los dise,adores de RISC en la empresa 8I+ y en Ee&lett +acFard trabajan se$@n la re$lasi$uiente*

!na instrucci"n ingresa en forma fi#a en el circuito integrado del procesador $es decir%

se alam&ra f'sicamente en el procesador( si se )a demostrado que la capacidad total

del sistema se incrementa en por lo menos un *+,

n cambio" los procesadores CISC" han sido desarrollados por equipos especiali'ados delas empresas productoras de semiconductores y con frecuencia el desarrollo de

compiladores se si$ue por separado. +or consi$uiente" los dise,adores de los compiladores

se encuentran con una interfa' hacia el procesador ya definido y no pueden influir sobre ladistribucin ptima de las funciones entre el procesador y compilador.

Las empresas de soft&are que desarrollan compiladores y pro$ramas de aplicacin" tiendenpor ra'ones de rentabilidad" a utili'ar diferentes procesadores como usuarios de su soft&are

en lu$ar de reali'ar una optimi'acin completa" y apro#echar as las respecti#ascaractersticas de cada uno. Lo cual tambi%n $enera otros factores ne$ati#os de eficiencia.

sta limitacin de las posibilidades de optimi'acin del sistema" que #iene dada a menudo

por una obli$ada compatibilidad" se super con los modernos desarrollos RISC.

7/26/2019 Significado de Los Trminos CISC y RISC

7/8

Capacidad De Procesamiento De Los Sistemas Desde l Punto De -ista Del !suario

parte de la base conceptual para el desarrollo de un sistema de computacin de alta

calidad" se requieren t%cnicas especiales para optimi'ar cada uno de los factores quedeterminan la capacidad de procesamiento" la cual" solo puede definirse con el pro$rama de

aplicacin.

La informacin suministrada por un fabricante" sobre la #elocidad en mips (millones de

Instrucciones por se$undo) que una arquitectura es capa' de reali'ar" carece de rele#anciahasta que el usuario sepa cuantas instrucciones $enera el respecti#o compilador" al traducir

su pro$rama de aplicacin y cu!nto tiempo tarda la ejecucin de estas instrucciones" y solo

el an!lisis de diferentes pruebas y comparaciones de rendimiento (GbenchmarFs) da unaidea aproximada" que el usuario puede aplicar para delimitar las arqutecturas adecuadas.

Dos diferentes puntos de .ista acerca de capacidad de procesamiento del sistema,

Sistema repro$ramable. -n usuario que necesite desarrollar un sistema

repro$ramable" no est! interesado en obtener una alta capacidad de procesamiento.

Sistema incluido o dedicado. n estos sistemas el principal objeti#o es procesar en

forma repetiti#a una serie de aplicaciones o funciones determinadas" y es de suma

importancia la mayor cantidad posible de pruebas y comparaciones de rendimiento

(GbenchmarFsG ) diferentes.

s" estas pruebas y comparaciones sir#en para determinar la capacidad de procesamiento

de los sistemas" pero solo el an!lisis de #arios resultados de diferentes pro$ramas da unaidea aproximada de la capacidad de procesamiento real.

Aplicaciones De Los Procesadores Risc

Las arquitecturas CISC utili'adas desde hace 0D a,os han permitido desarrollar un $ran

n@mero de productos de soft&are. llo representa una considerable in#ersin y ase$ura a

estas familias de procesadores un mercado creciente. Sin embar$o" simult!neamenteaumentan las aplicaciones en las cuales la capacidad de procesamiento que se pueda

obtener del sistema es m!s importante que la compatibilidad con el hard&are y el soft&areanteriores" lo cual no solo es #!lido en los subsistemas de alta capacidad en el campo de lossistemas llamados GembeddedG" en los que siempre dominaron las soluciones especiales de

alta capacidad de procesamiento sino tambi%n para las estaciones de trabajo

(G&orFstationsG). sta clase de equipos se han introducido poco a poco en oficinas" en lamedicina y en bancos" debido a los cada #e' mas #oluminosos y complejos paquetes de

soft&are que con sus crecientes requerimientos de reproduccin #isual" que antes se

encontraban solo en el campo t%cnico de la in#esti$acin y desarrollo.

7/26/2019 Significado de Los Trminos CISC y RISC

8/8

n este tipo de equipos" el soft&are de aplicacin" se ejecuta bajo el sistema operati#o

->IH" el cual es escrito en len$uaje C" por lo que las arqutecturas RISC actuales est!nadaptadas y optimi'adas para este len$uaje de alto ni#el. +or ello" todos los productores de

estaciones de trabajo de renombre" han pasado en pocos a,os" de los procesadores CISC a

los RISC" lo cual se refleja en el fuerte incremento anual del n@mero de procesadores RISC"

(los procesadores RISC de 32 bits han #isto crecer su mercado hasta en un 0D5< anual). npocos a,os" el RISC conquistar! de 2D al 35< del mercado de los 32 bits" pese al

aparentemente abrumador #olumen de soft&are basado en procesadores con el est!ndar

CISC que se ha comerciali'ado en todo el mundo.

La arquitectura 8I+S;RISC ha encontrado" en el sector de estaciones de trabajo" la mayoraceptacin. Los procesadores 8I+S son fabricados y comerciali'ados por cinco empresas

productoras de semiconductores" entre las que fi$uran >C y Siemens. Los procesadores

de los cinco pro#eedores son compatibles en cuanto a las terminales" las funciones y losbits.