Sistemas%mecánico% - aiborra.comaiborra.com/wp-content/uploads/2012/09/Tema-2.2-Memorias.pdf · 12...

12

Memorias

Electrónica Industrial

•  Interruptores •  Pulsadores •  Potenciómetros •  LDRs •  Fotocélulas •  Encoders

• Galgas extensom •  Termopares •  Acelerómetros • MEMs

SENSORES •  Solenoides, relés, piezoeléctricos • Motores de con@nua • Motores paso a paso •  Servomotores •  Disposi@vos hidráulicos y neumá@cos.

ACTUADORES

•  C. discretos •  Amplificadores

•  Filtros •  A/D

ACONDICIONADORES DE SEÑALES DE

ENTRADA E INTERFACES

•  Combinacionales •  Secuenciales •  μP •  μC

• Memorias •  SoC •  Comunicaciones •  Soaware

SISTEMAS DE CONTROL DIGITAL

•  D/A •  Amplificadores •  PWM

•  Transistores

ACONDICIONADORES DE SEÑALES DE SALIDA

E INTERFACES •  LEDs •  Displays •  LCD

•  CRT •  TFT

VISUALIZADORES

Sistemas mecánico

13

Memorias


Conceptos generales

•  Una memoria es un disposi@vo capaz de almacenar información binaria durante cierto @empo y del cual se puede obtener información cuando se necesite para ser procesada.

•  Esta formada por un conjunto de celdas binarias con la capacidad de almacenar un dato de muy diferentes

tamaños (generalmente 8, 16, 32 y 64 bits).

2n x b RAM

Bus de Datos

Bus de Direcciones

Señales de

control

A0 A1

An-‐1

CS R/W

Decodificador de direcciones Memoria en modo Array Dirección Dato

Read Write

14

Memorias


Conceptos generales

1 0 1 1 1 0 1 1 0 1 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 0 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1

Read/Write

0 1 2 3 4 5 6 7

Decodific de direcciones

0110 0001 101

Bus de direcciones

Bus de datos

1 0 1 1 1 0 1 1 0 1 1 1 0 0 0 0 0 0 0 0 1 1 0 0 0 1 0 1 0 0 0 0 1 0 0 0 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1

Read/Write

0 1 2 3 4 5 6 7

Decodific de direcciones

0111 0000 001

Bus de direcciones Bus de datos

15

Memorias


•  Desde el punto de vista funcional, los sistemas digitales requieren de muy diferentes @pos de memoria y/o elementos de almacenamiento en cuanto a tamaño y velocidad de acceso, así por ejemplo en una computadora tenemos muy diferentes @pos de memoria en función de su funcionalidad.

REGISTROS CACHE DE DATOS

CACHE DE INSTRUC.

CACHE DE NIVEL 2

MEMORIA RAM/ROM

DISCO DURO

CD

DVD

Aumenta el tamaño

Aumenta la velocidad de acceso y el coste por byte

Conceptos generales

16

Memorias


Existen básicamente tres @pos de memorias: •  RAM (Random Access Memory). Pierden la información almacenada cuando se les desconecta

de la alimentación y se u@lizan para almacenamiento temporal de datos a corto plazo. •  ROM (Read Only Memory). Memoria que conserva el contenido aun cuando se desconecta.

•  Memorias FLASH. Son memorias de lectura/escritura de alta densidad no volá@les. Se suelen u@lizar en lugar de las unidades de disco duro de baja capacidad.

Tipos de memoria

17

Memorias


Tipos de memorias RAM. Resumen

Memoria de Acceso Aleatorio

(RAM)

RAM Está@ca (SRAM)

RAM Está@ca Asíncrona (ASRAM)

RAM Está@ca Síncrona a Ráfagas

(SB SRAM)

RAM Dinámica (DRAM)

Fast Page Mode DRAM

(FPM DRAM)

Extended Data Out DRAM

(FPM DRAM)

Burst EDO DRAM (BEDO DRAM)

DRAM Síncrona (SDRAM)

Memorias RAM

18

Memorias


RAM Está@cas (SRAM). •  U@lizan flip-‐flops como elementos de almacenamiento, siendo capaces de mantener los datos mientras la

memoria está alimentada y sin necesidad de un circuito de refresco. •  Son memorias volá@les ya que pierden la información si se les interrumpe la alimentación eléctrica. •  Son más caras, pero más rápidas y consumen menos que las DRAM (especialmente en reposo). •  Debido a su compleja estructura interna, son menos densas que las DRAM, y por lo tanto no se u@lizan cuando

es necesario manejar una gran can@dad de datos. RAM Dinámicas (DRAM). •  Los datos se almacenan en condensadores, que requieren recargarse (refrescarse) periódicamente para

mantener el dato. •  La celda de este @po de memorias es muy sencilla, lo que permite construir en un chip matrices de memorias

muy grandes y densas a un costo por bit más bajo que en las memorias está@cas. •  Se u@lizan cuando es necesaria una gran capacidad de datos, como por ejemplo en la memoria principal de los

computadores personales y estaciones de trabajo. •  Se dis@nguen dos sub@pos: Asíncronas y Síncronas.

Tipos de memorias RAM

Memorias RAM

19

Memorias


Celda y matriz básica

Entrada / Salida de datos

Selección fila 1

Selección fila 0

Selección fila 2

Selección fila n

Bit 0 Bit 1 Bit 2 Bit 3

Entrada Salida

Selección

RAM Está@ca (I)

20

Memorias


Tipos de SRAM SRAM Asíncrona. •  Independientes de la frecuencia del reloj. •  Están disponibles en tamaños desde 4Kb hasta 32Mb. •  Con un @empo reducido de acceso, son adecuadas para el uso en equipos de comunicaciones, como switches,

routers, teléfonos IP, tarjetas DSLAM, y en electrónica de automoción. •  Solo necesitan tres señales de control: Chip Enable (CE), Write Enable (WE), y Output Enable (OE). SRAM Síncrona. •  Todas las operaciones son controladas por el reloj del sistema. •  Además de las señales de control Chip Enable (CE), Write Enable (WE), y Output Enable (OE) se hace necesaria la

señal de reloj (CLK)

Sus caracterís@cas dependen fuertemente del @po de transistor que se u@lice en su construcción:

•  Transistor Bipolar de Unión o BJT (de @po TTL o ECL). Muy rápidos, pero con un consumo muy alto. •  MOSFET (de @po CMOS). Consumo reducido, los más u@lizados actualmente.

RAM Está@ca (II)

21

Memorias


Modos en que se encuentran las SRAM Como memorias de propósito general en forma de chip. •  Las SRAM asíncronas ofrecen transferencias de hasta 16Mbit por chip. •  Las SRAM síncronas se consiguen transferencias de hasta 18Mbit por chip. Se usan principalmente como caches

y otras aplicaciones que requieran transferencias rápidas. Integradas dentro de un chip. •  Como memoria RAM o de cache en microcontroladores. •  Como cache primaria en microcontroladores, como por ejemplo la familia x86. •  Para almacenar los registros de microprocesadores. •  En FPGAs y CPLDs.

RAM Está@ca (III)

22

Memorias


Ejemplo de SRAM Asíncrona (I)

μPD43256B, 32K x 8 bits

RAM 32K x 8

Bus de Datos

Bus de Direcciones

Señales de

control

I/O0 I/O1 I/O2 I/O3 I/O4 I/O5 I/O6 I/O7

215 = 32.767

Write

A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14

Chip Select

Output Enable

Read

CS

R / W

OE

23

Memorias


Organización interna

Ejemplo de SRAM Asíncrona (II)

Banco de Memoria

256 Filas x 128 Columnas x 8 Bits

Decodif Filas

Control de datos de entrada

8 Bits I/O

Decodificador Columnas

Datos de Salida Bus de

Datos

I/O0

I/O7

A0

A1

A2

A3

A4

A5

A6

A7

Bus de direcciones

A7 A8 A9 A10 A11 A12 A13 CS

WE OE

Bus de Control

Banco de Memoria

128 Columnas

256 Filas

24

Memorias


Ciclo de lectura

Ejemplo de SRAM Asíncrona (III)

Dato Válido

Dirección Válida Dirección

CS (Chip Select)

OE (Output Enable)

Dato de salida

tRC

tEQ

tGQ

tAQ

25

Memorias


Ciclo de escritura

Ejemplo de SRAM Asíncrona (IV)

Dirección Válida Dirección

CS (Chip Select)

WE (Write Enable)

Dato de entrada Dato Válido

tWC

ts(A)

tWD Th(D)

26

Memorias


Ciclo de escritura en una DRAM

RAM Dinámica (I)

ALTO

BAJO

Fila Refresco

Columna

R / W DIN

DOUT

ALTO

BAJO ALTO

Refresco Fila

DOUT

DIN R / W

BAJO

BAJO

ALTO

BAJO BAJO

Columna

Escritura de un 1 Escritura de un 1

27

Memorias


Ciclo de lectura y refresco en una DRAM

RAM Dinámica (II)

ALTO

BAJO

Fila Refres

Columna

R / W DIN

DOUT ALTO ALTO

ALTO

Refres Fila

DOUT

DIN R / W ALTO

ALTO

ALTO ALTO

ALTO

Columna

Lectura de un 1 Refresco de un 1

28

Memorias


Organización básica de una DRAM de 1M x 1 bit

RAM Dinámica (III)

Controlador de refresco

Contador de refresco

Dec Filas

Banco de Memoria

1024 Filas x 1024 Columnas

Buffers de entrada / salida Dec Col Latch

Dir. Filas

Latch Dir. Col.

A0 / A10 A1 / A11 A2 / A12 A3 / A13 A4 / A 14 A5 / A15 A6 / A16 A7 / A17 A8 / A18 A9 / A19

Selector de

Datos

CAS

RAS

DIN DOUT

E R / W

29

Memorias


Mul@plexación del bus de direcciones

RAM Dinámica (IV)

Dirección

RAS

CAS

Dirección de la fila Dirección de la columna

La dirección de la fila se captura cuando la señal de RAS es 0

La dirección de la columna se captura cuando la señal de CAS es 0

30

Memorias


Ciclo de lectura con bus de direcciones mul@plexado

RAM Dinámica (V)

Dirección de la Fila Dirección

tRC

Dirección de la Columna

Dato válido

RAS

CAS

R / W

DOUT

31

Memorias


Ciclo de escritura con bus de direcciones mul@plexado

RAM Dinámica (VI)

Dirección de la Fila Dirección

tWC

Dirección de la Columna

Dato válido

RAS

CAS

R / W

DIN

32

Memorias


Memorias del @po RAM Dinámica Asíncrona

Acrónimo Nombre Vigencia Tiempos de acceso

Observaciones

DRAM Dynamic RAM 1969-‐1990 Son las primeras, se u@lizan para almacenamiento masivo

FPM-‐RAM Fast Page Mode RAM 1989-‐1995 70 o 60 ns. Fueron muy populares. Se comenzaron a u@lizar en los 486 y los primeros Pen@um

EDO-‐RAM Extended Data Output RAM

1995-‐2000 40 0 30 ns. Supone una mejora sobre su antecesora la FPM

BEDO-‐RAM

Burst Extended Data Output RAM

1997-‐2000 Supone una mejora sobre su antecesora la EDO. Compite con la SDRAM.

RAM Dinámica (VII)

33

Memorias


Memorias del @po RAM Dinámica Síncrona

Acrónimo Nombre Vigencia Tiempos de acceso

Observaciones

SDRAM Synchronous Dynamic RAM

1993-‐ A par@r del año 2000 sus@tuye a prác@camente todas las DRAM

DDR SDRAM

Double Data Rate SDRAM 7.5, 6 y 5 ns Se conoce también como DDR1 SDRAM.

DDR2 SDRAM

Double Data Rate 2 SDRAM

5, 3.75, 3 y 2.5 ns

DDR3 SDRAM


2.5, 1.87, 1.5 y 1.25 ns

DDR4 SDRAM


Disponible a par@r de 2014

RAM Dinámica (VIII)

34

Memorias


DIP (Dual in Package, 14 o 16 pines). Años 80.

SIPP (Single In-‐line Pin Package32 pines, 8 bits). DRAMs soldadas en un PCB. 80286. No estaban estandarizadas.

SIMM (Single In-‐line Memory Module, 32 y 72 pines). Placas de circuito impreso sobre las que se montan los integrados de memoria DRAM, FPM-‐RAM y EDO-‐RAM. Principios de los 80 hasta finales de los 90. Fueron estandarizadas por JEDEC.

DIMM (Dual in-‐line Memory Module, 72, 100, 144 y 168 pines). U@lizan memorias síncronas (SDRAM, SDR SDRAM)

DDR DIMM (DDR Dual in-‐line Memory Module, 184, 200, 204, 240 y 244 pines). U@lizan memorias síncronas (DDR SDRAM)

SIPP 32 Pines

SIMM 32 Pines

SIMM 72 Pines

DIMM 168 Pines

DIMM 184 Pines

Tipos de formatos

RAM Dinámica (IX)

35

Memorias


Tipos de memorias ROM.

Memorias ROM (I)

Memorias de Solo Lectura

(ROM)

ROM de máscara

ROM programable

(PROM)

PROM borrable (EPROM)

Borrable con ultravioletas (UV EPROM)

Borrable eléctricamente (EEPROM)

36

Memorias


•  PROM (Programable Read Only Memory)

Funcionamiento basado en el principio de fusibles No puede borrarse ni reprogramarse

•  UV EPROM (UV Erasable-‐Programable Read Only Memory) Funcionamiento basado en el principio de fusibles

Puede borrarse mediante luz ultravioleta Se reprograma eléctricamente

•  EEPROM (Electrically Erasable-‐Programable Read Only Memory)

Funcionamiento basado en el principio de fusibles Puede borrarse con impulsos eléctricos controlados Se reprograma eléctricamente

Tipos de memorias ROM

Memorias ROM (II)

37

Memorias


Célula de memoria Flash

Memorias FLASH (I)

Drenador

Fuente

Compuerta

Drenador

Fuente

Compuerta

Muchos electrones = un 0 almacenado Pocos electrones = un 1 almacenado

38

Memorias


Procesos de escritura de un 0 o un 1 en una célula flash

Memorias FLASH (II)

0 V.

+VPROG

VD VD

Procesos de lectura de un 0 o un 1 en una célula flash

0 V.

+VREAD

VD VD

+VREAD

0 V.

I

39

Memorias


Procesos de escritura de un 0 o un 1 en una célula flash

Memorias FLASH (II)

0 V

+VERASE

Dr. Andrés Iborra Universidad Politécnica de Cartagena Campus Muralla del Mar, s/n 30202 Cartagena

Tel. +34 968 32 56 54 Fax. +34 968 32 53 45 E-‐mail [email protected] Twiyer @CincubatorHUB @aiborra Lista de correo cloud-‐[email protected] Www www.cincubator.com

Sistemas%mecánico% - aiborra.comaiborra.com/wp-content/uploads/2012/09/Tema-2.2-Memorias.pdf · 12...

Documents

Transcript of Sistemas%mecánico% - aiborra.comaiborra.com/wp-content/uploads/2012/09/Tema-2.2-Memorias.pdf · 12...