Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el...
Transcript of Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el...
![Page 1: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/1.jpg)
1
Soluciones de Integridad de SeñalSoluciones de Integridad de SeñalPara el Diseño de Hardware de Alta VelocidadPara el Diseño de Hardware de Alta Velocidad
[email protected] Tektronix Española, S.A.
![Page 2: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/2.jpg)
2
Documento – “Guía del diseñador digital para verificar la integridad de la señal”
4 Definición de la “Integridad de Señal”4 Tecnología Digital0Computación / Comunicaciones0Semiconductores / Electrónica
Avanzada4 Integridad de Señal en Diseño/Análisis4 Sondas: Donde todo empieza4 Análisis Lógico: La visión Digital4 Osciloscopios: La visión analógica4 TLA + TDS = Digital+Analogico (iView)4 Análisis de Jitter y Tiempos4 Depuración de Integridad de la Señal4 Soluciones de Integridad de Señal4 Nº Literatura # 55S-15465-0
![Page 3: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/3.jpg)
3
La Integridad de Señal (SI) Definida
4 ¿Qué es la SI?La integridad de la señal implica la distribución de señales digitales y analógicas de una parte de un circuito a otra de manera que la información contenida sea transportada de forma determinística y fiable.
4 Ingeniería/Verificación de la SI: La verificación de la SI ocurre
durante la fase de diseño para asegurar que un sistema cumple o excede las especificaciones de fabricación, de fiabilidad y de las normativas de la Industria.
10 0 0
1 1Logic
Signal +5 VoltSupplyGround
Text-Book View of Digital Signals
Logic Signal
+5 VoltSupplyGround
Real View of Digital Signals (analog)
![Page 4: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/4.jpg)
4
SI – Problemas y Soluciones
4Osciloscopios, Sondas y Analizadores Lógicos Tektronix
….. los “Ojos” del Ingeniero
4 Integridad de Señal (el problema)0“Integridad” – definida como “completa y sin defectos” 0SI en el diseño analógico/digital consiste en la transmisión de
señales de calidad suficiente, inluyendo la capacidad de recuperar y reconstruir la señal
4Fidelidad de Señal (La Solución de Tektronix)0“Fidelidad” es el grado de exactitud y repetibilidad en la
reproduccción de las señales para su análisis y depuración0No se quiere ser parte del problema cambiando las
características de las señales – Se quiere ser lo menos intrusivoposible durante la captura, visualización y análisis de señales.
![Page 5: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/5.jpg)
5
SI – Normativas de la Industria
IndustriaIndustria Telecom Computer Data Comm
Eléctrica 4ANSI T1.102 (DS1, DS1A, DS1C, DS2, DS3, STS-1, DS4, STS-3)
4 ITU-T G.703 (DS0, DS1, E1, DS2, E2, E3, DS3, E4, E5)
4Serial ATA4 1394b Firewire4USB2.0
4ANSI X3.230 (Fibre Channel)
4 IEEE 802.3ae (GigabitEthernet)
4 InfiniBand
Optica 4Bellcore GR-253-CORE and ANSI T1.106 (SONET OC-n signals)
4 ITU-T G.957 (SDH STM-n signals)
4 1394b Firewire 4ANSI X3.230 (Fibre Channel)
4 IEEE 802.3ae (Gigabit Ethernet)
4 InfiniBand
4 Buscar: AC Parametrics, AC Specs, AC Timing, Clock Specs
![Page 6: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/6.jpg)
6
Lo que nos Dicen los Clientes -Tecnologías
Velocidades más elevadas4 2.5 Gb/s PCI Express (3GIO)
4 3.125 Gb/s XAUI4 333 MHz DDR 4 1+ GHz RDRAM4 3.125Gb/s SFI-5 4 2.5 Gb/s InfiniBand 4 1.6 GHz HyperTransport
CPU
3GIO
Switch
MobileDocking
3GIO
Memory Local I/O
Graphics HDDSerial ATA
PCI
Memory Bridge
MobileDocking
MobileDocking
USB 2.0
I/O Bridge
3GIO
3GIO
![Page 7: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/7.jpg)
7
La Innovación Crea Problemas de SI
Las velocidades en uso actualmente crean más problemas de integridad:
4 Arquitectura de buses síncronos más rápidos0Relojes y Datos más rápidos0Transiciones más cortas0Tiempos de “setup & hold” más críticos
4 Problemas eléctricos y físicos0Excursiones de tensión menores0Señales diferenciales de alta velocidad0Interconexiones de impedancia controlada0Dificultad de conexión
4 Interfases Opticas / EléctricasHoy Hoy –– Los diseñadores digitales necesitan obtener Los diseñadores digitales necesitan obtener visibilidad de las características analógicas de sus visibilidad de las características analógicas de sus
señales digitalesseñales digitales
![Page 8: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/8.jpg)
8
SI – Problemática de Diseño
Elect / Optical Signal Conformance Test
JitterAnalysis
Timing Margins
Signal Integrity
Prototype Debug
4 “Para conseguir diseños fiables hay que analizar cuidadosamente el comportamiento temporal, la distribución de la placa de circuito, la Integridad de Señal, las EMI, y la termodinámica del sistema”
Pete Mueller, Intel
4 Los diseños incorporan más comunicaciones serie4 Las velocidades de datos más elevadas a menudo requieren de
interconexiones ópticas
![Page 9: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/9.jpg)
9
Los Requerimientos de Medida de la SI según Nuestros Clientes
4Tiempos de subida menores de 200ps4 Jmedidas de jitter de 50ps pp4Medidas Opticas y Diferenciales4Tiempos S&H menores 200ps4Sin transmisión de reloj4Conformidad con máscaras estándar4Medidas específicas de la aplicación4Análisis de datos en serie4La integridad de señal es nuestro mayor problema
![Page 10: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/10.jpg)
10
SI – Problemática de Medida
4 Velocidades de datos y reloj mayores4 Tiempos subida/bajada más rápidos4 Tiempos S&H más cortos4 Especificaciones de jitter más exigentes4 Excursiones de tensión menores4 Señales diferenciales4 Problemas de impedancia y terminación4 Arquitecturas de bus síncronas4 Mayor número de señales a observar4 Dificultad de acceso4 Dificultad de depuración
Los diseñadores digitales necesitan correlacionar las características digitales y analógicas de un SUT
![Page 11: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/11.jpg)
11
Medidas de “Conformidad” en Osciloscopios4 Ejemplo InfiniBand:
4 Consideraciones sobrer el ancho de banda eléctrico del sistema:0 BW Osciloscopio = bit rate eléctrico X 1.8 0 (regla aproximada de las especificaciones Fiber Channel)0 Para InfiniBand Eléctrico @ 2.5 Gb/s signinfica > 4.5 GHz0 (para XAUI @ 3.125 Gb/s significa 6GHz)
4 Consideraciones sobrer el ancho de banda óptico del sistema :0 BW Sistema= bit rate óptico X 0.75 0 BW filtrado por el Receptor Optico de Referencia (ORR)0 para STM-16 –3db @1.87GHz, los límites se extienden
hasta 4GHz
![Page 12: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/12.jpg)
12
SI – Ancho de Banda/Precisión Amplitud
trise
0.35 *BW =
* Esta constante se basa en un modelode 1er orden - en osciloscopios de altísimo ancho de banda la constantepuede llegar a ser tan alta como 0.45
70.7 (- 3 dB)
0.1 0.2 0.3 0.4 0.5 0.6 0.8 0.9 1.00.710097.59592.59087.58582.58077.57572.5
3%
Frecuencia Normalizada
Ampl
itud
(%)
Osciloscopios
4 A la frecuencia de corte a 3dB, el error de amplitud será ~ 30%.4 La especificación de error de amplitud es típicamente del 3% max.
REGLA: Especificar el conjunto Osciloscopio + Sonda con un BW del sistema de 3 a 5 veces mayor que el de la señal a medir.
![Page 13: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/13.jpg)
13
Ancho de Banda & Armónicos
Onda Cuadrada Digital – Suma de Componentes Impares
0 50 100
Fundamental (1er Armónico)
5o Armónico3er Armónico
Suma Fourier (1er-5o Armónico)
1
0
-1
![Page 14: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/14.jpg)
14
Consideraciones sobre Flancos Rápidos
NonNon--MonotonicMonotonic(Non(Non--Linearity)Linearity)
Hay que asegurarse de que las sondas y el sistema de medida no son las causas de estos problemas.
![Page 15: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/15.jpg)
15
Flanco de Bajada No-MonotónicoCausa un “Glitch” Digital
Se produce por una pista de 8 cm en el PCB
Glitches
Glitch (vista digital)
Glitch (vista analógica)
![Page 16: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/16.jpg)
16
Consideraciones sobre Flancos Rápidos
Igual BW de la transiciónDoble que el BWTres veces el BWCinco veces el BW
Ancho de Banda Osciloscopio/Sonda:41%12%5%2%
Error Tiempo de Subida=
¡Lo que no vemos nos puede dañar!
Forma de Onda Real cuando:BW Osciloscopio= 5X BW Flanco(~2% Error de Tiempo de Subida) 41% Error de Tiempo de Subida:
BW Osciloscopio= BW
REGLA: Especificar el conjunto Osciloscopio + Sonda con un BW del sistema de 3 a 5 veces mayor que el de la señal a medir.
tr(medición) ≈ [ tr(osciloscopio)2 + tr(sonda)2 + tr(señal)2 ]
![Page 17: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/17.jpg)
17
Tiempos Setup/Hold < 200ps (Ventana Válidez)
4Tiempos s&h Rambus ~200ps 4DDR <250ps4Firewire 1394b skew <100ps4Requiere alineación del orden
del psSETUP TIME
HOLD TIME
DATA VALID
CLOCK
DATA
A B C
Utillaje de Alineación (Deskew)
![Page 18: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/18.jpg)
18
Especificaciones de Integridad de la Señal
4Medidas: Overshoot, Undershoot, Ringback
4Monotonicidad (Linealidad)
USB 2.0 Electrical Compliance Mask Test running on theTektronix TDS7104 DPO Oscilloscope.
4Diagrama de Ojo: p.e. USB
![Page 19: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/19.jpg)
19
Consideraciones Sobre la SI
4Respuesta Transitoria0Tiempos Subida/Bajada0Overshoot / Undershoot
4Fidelidad de Señal4Carga
3Capacidad Análisis TDR0Caracterización Impedancia0Conectores, backplanes, etc.
![Page 20: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/20.jpg)
20
Análisis de Datos Serie – Un Nuevo Reto
4Muchas tecnologías requieren conformidad con estándares de “diagrama de ojo” o Máscaras Serie
3Captura de paquetes de datos relevantes medioantedisparo de patrón serie (ST)
vRecuperación de Reloj (CR)
![Page 21: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/21.jpg)
21
Búsqueda de Eventos en Datos Serie
4Disparo de Patron Serie
4Depuración más simple
4Permite el aislamiento de fallos dependientes de los datos en un único disparo durante pruebas de funcionamiento y conformidad
4Es preciso en la actualidad
![Page 22: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/22.jpg)
22
Diagramas Ojo – Calidad Transmisión (SI)
4Revela las característicascombinadas del emisor
4Tiempos de Subida y Bajada4Overshoot, Undershoot y
Ringing (Ringback)4Ciclo de Trabajo (Duty Cycle)4 Jitter y Ruido
4Una apertura mayor indica una mayor tolerancia a ruido y jitter4Una apertura mayor indica mejor sensibilidad del receptor4Una gran anchura de la traza y las transiciones indica un
degradación de la sensibilidad del receptor4La apertura del ojo se correlaciona con el Jitter y el BER (JIT3)
Jitter
Ruido
Apertura Ojo
![Page 23: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/23.jpg)
23
Respuesta del Receptor de ReferenciaOptico H(ρ)
Optical Reference Receiver (ORR)
EOOI
H(ρ)
O/Econverter Filter
Gráfico que muestra la respuesta real de un filtro deBessel-Thomson de 4º orden y la tolerancia admitida por los estándares SDH/SONET para STM-16/OC-48 @ 2.488Gb/s.
![Page 24: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/24.jpg)
24
CSA7000: 2.5 Gbit/sec Optico
Pantalla
SistemaDisparo
Amp/Atenuador
SistemaAdquisición
HW PLL
Reloj Recuperado Out
DelCanal
Seleccionado
Reloj Recuperado
Datos Recuperados Out
DatosRecuperados
Ch1 - 4GHz (20GS/s)
TXOptico
O/E
Conexión del O/E al CH1
Optical Reference Receiver (ORR)
EOOI
H(ρ)
Convert.O/E Filtro
Unico del CSA7000
![Page 25: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/25.jpg)
25
Diagramas Ojo / Máscaras en los TDS R-T
100100 kbkb/s/s
1010 GbGb/s/s
1010 MbMb/s/s
11 MbMb/s/s
11 GbGb/s/s
Estándares Com.(rangos medio y bajo)
100100 MbMb/s/s
DS1
DS2
OC-1 (STS-1)STM-0 (STM-0E)
OC-3 (STS-3)STM-1 (STM-1E)
OC-12 / STM-4
E2
DS3E3
E1
OC-48 / STM-16
E4DS4
Estándares Datos(alta velocidad)
FC1063
FC531FC266
FC133
GigabitEthernet
InfiniBand
FC2125
IEEE1394b(S1600B)
IEEE1394b(S800B)
IEEE1394b(S400B)
USB1.1
USB2.0
Ethernet
Serial ATA
(hasta 3.2 Gb/s hoy y mayores en el futuro)
![Page 26: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/26.jpg)
26
Retos de la Conexión (Probing)
4Señales de alta velocidad4Datos y reloj diferenciales4Conectores4Componentes de alta densidad4Efectos inductivos4Conexiónes a tierra4Carga de las sondas4Espacio disponible4Densidad
![Page 27: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/27.jpg)
27
Carga de una Sonda, Modelo Simplificado
Frecuencia de la Señal (Hz)
ImpedanciaEntrada (Ω)
100M
10M
1M
100k
10k
1k
100
10
1
100 1k 10k 100k 1M 10M 100M 1G 10G
Z00.15 pF/500 Ω
Activa1.0 pF/1 MΩ
1X Pasiva100 pF/1 MΩ
10X Pasiva10 pF/10 MΩ
10X pasiva: la carga llega a
159Ω@100MHz
>1GHz
![Page 28: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/28.jpg)
28
Modelo PrecisoSonda Activa más Rápida Existente
Sonda Activa referida a tierra P7260 con interfaz TekConnect
L1
1nH1 2
L2
1.3nH1 2
T1
Z0 = 110TD = 11p
R1
112C1217f
C250f
R220k -
++-
E1
R3
100C3212f
0
Gain=1VCVS
0
0
Probe Tip
Output
-
+
![Page 29: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/29.jpg)
29
Sondas – Carga
4Nueva Sonda FET P726006 GHz BW Total del Sistema0¡Cinput<0.5 pF!0¡Rango Dinámico 6 Vp-p!0Rinput 20 KΩ
Tiempo de Subida (TDS6604)075ps (10-90% Tr)055ps (20-80% Tr)0Requerido para circuitos con
Tr de 200ps
![Page 30: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/30.jpg)
30
Low Voltage Differential Signaling (LVDS)
4Estándares LVDS (ANSI/TIA/EIA-644 e IEEE 1596.3) 0Alta velocidad >1 Gb/s, bajos consumo y ruido0InfiniBand: 2.5Gb, nivel diferencial > 175mV, transporte de reloj
LVDS
4Sonda Dif. P7330 03.5 GHz00.5 pF C
![Page 31: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/31.jpg)
31
Modelo PrecisoSonda Activa Diferencial más Rápida Existente
Sonda Activa Diferencial P7330 con interfazTekConnect
R650k
0
R5
100CPL
0
C4
397fF
+
0
Output
0
-
0
-
C120fF
0
R1
105
zo=120
Tips
ze=250
ProbeR3
110 +
pl=10mm
0
ko=1
T1
TD = 20pZ0 = 140
0
R4
110R750k
R2
105
T2
TD = 20pZ0 = 140 C3
190fF
C2190fF
-
0
ke=2
+
![Page 32: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/32.jpg)
32
![Page 33: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/33.jpg)
33
Jitter – es un gran problem de SI a alta velocidad4 ¿Qué es el jitter?0“la desviación de un flanco respecto a donde debería estar”0
4 Causas del Jitter:0Ruido Térmico0Relojes de referencia
0Ruido Inyectado (EMI/RFI)0Inestabilidades
Jitter: “Variaciones a corto plazo de los instantes significativos de una señal digital respecto a su posición temporal ideal” (ITU).
FORMA DE ONDA DIGITAL
0Otras
![Page 34: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/34.jpg)
34
Separación Rj / Dj – requerido por los últimos estándares4 Jitter Aleatorio (Rj) RMS
0 ilimitado, Gausiano4 Jitter Determinístico (Dj) Pk-Pk0Jitter Periódico (Pj)0Distorsión Ciclo de Trabajo (DCD)0Interferencia Intersimbólica (ISI) o
Jitter Dependiente de Datos (DDj)
4 Jitter Total (Tj)Tj = DjPk-Pk + RjRMS x N(N = 14 para 7 sigma, BER de 10-12)
![Page 35: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/35.jpg)
35
Los Componentes de Jitter Degradan la SI
4Medida del Jitter Determinístico (Dj) como las variaciones pico a pico de las posiciones temporales ideales0Fuentes posibles
4 Insuficiente ancho de banda de la conexión al transmisor óptico (acoplado en AC)
4 Sobreexcitación del laser (corte o saturación) inducientotiempos de recuperación largos
4 Ruido interno (relojes, diafonía)
4Mediad del Jitter Aleatorio (Rj) como la desviación estándar (RMS)0Fuentes posibles
4 PLL en la fuente de los datos4 Ruido en la polarización del Laser o en la regeneración
temporal de la fuente de los datos4 Ruido inducido externamente (ambiental)
![Page 36: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/36.jpg)
36
“Delta Time Accuracy” (DTA)
4 Ejemplo: Para un TDS6604 de 20GS/s con un cristal de 2.5ppm, midiendo un reloj de 400MHz (periodo de 2.5ns)
DTA = (0.06 / SR) + (estabilidad cristal X medida)= (0.06 / 20GS/s) + (2.5ppm X 2.5ns)o (0.06 X 50ps) + (2.5ppm X 2.5ns)= 3ps + 0.00625ps Obsérvese la pequeña contribución de la
inestabilidad del cristal en el error total
4 TDS6604 DTA ~ Especificación 3 ps (1.5 ps típica) – ésta es la precisión (no la resolución)
4 Es el método para especificar la precisión temporal según la IEEE1057
4 Inluye los efectos de la precisión del intervalo de muestreo y la base detimepos, los error de cuantización e interpolación, el ruido del amplificador y el jitter del reloj de muestreo
![Page 37: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/37.jpg)
37
Método en Tiempo Real del TDSJIT3
4 Método para SeparaciónRj / Dj y Estimación BER0 Basadao en datos
capturados en tiempo real0 Incluye medidas TIE
mediante “Golden PLL”0 Descomposición de Jitter
con Análisis Espectral0 Ancho margen de ruido –
trabaja con un nivel de ruido alto
0 Funciona con secuencias de datos cortas o largas-no se precisan detalles sólo velocidad de datos y longitud de la secuencia
0 Disparo en un punto aleatorio de la secuencia
4 Resultados: Rj, Dj, Pj, DCD, ISI, BER
TDS-JIT3: para TDS5000, CSA/TDS7000, TDS6604
![Page 38: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/38.jpg)
38
Apertura del Ojo y Estimación del BER
4 La “Apertura del Ojo" se define como la región entre transiciones de datos para la cual la tasa de error no sobrepasa el BER especificado o máximo.
4 Se reduce por el jitter
4 Con separación Rj / Dj, las medidas de jitter se pueden usar para calcular y representar el VER a viversos niveles vs la apertura de ojo estimada (también conocida como curva de la bañera).
4 Los Osciloscopios R-T Tektronix + el software JIT3 proporciona una excelente aproximación (buena correlación) con BERT
Ejemplo: Fibre Channel @ 1.0625 Gb/sApertura Ojo = 57% del UI para BER = 10-12
-0.5 0 0.5 1 1.510-15
10-10
10-5
100Bathtub curve
Eye Opening = 0.57UI BER = 10-12
100% Errors
Erro
r Rat
es
Eye Opening (UI)
![Page 39: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/39.jpg)
39
Estimación del BER (Bit Error Rate)
4 Empieza con0 TIE0 PLL TIE
4 Realiza la FFT0 Determina frecuencia
y velocidad del patrón
0 Suma componentes relacionados con el patrón
0 Suma componente no correlacionados
0 Mide RMS de los componentes restantes
0 Estimación BER
![Page 40: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/40.jpg)
40
Windows / Conectividad y Análisis
Conectividad y Análisis
PRESTACIONES INTEGRIDAD ACELERACION
Vnetajas del Entorno PCImpresoras y almacenamiento en red Recursos de Internet (p.e. email)Soporte de múltiples pantallas
Infrastructura SoftwareTekVISAControles ActiveXExcel toolbar
Integración PCs Externos y Ordenadores no-WindowsLabVIEW y Lab Windows (PNP)Aplicaciones UNIX y otros recursosLAN (VXI-11)
API para Windows y UNIX
C, C++, Visual Basic, MATLAB y otrosMedidas y análisis definidos por el usuario
![Page 41: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/41.jpg)
41
Soluciones de Integridad de la SeñalSoluciones de Integridad de la Señal
Resuelve la problemática planteada por los diseños de alta velocidad actuales con Osciloscopios y Osciloscopios y Analizadores LógicosAnalizadores Lógicos
Una Solución Integrada al Diseño y Depuración hardware
![Page 42: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/42.jpg)
42
Depuración de Hardware –Herramientas y Fases de la Depuración Digital
Pruebas de Conformidad de Señales Elect / Opticas
AnálisisJitter
Márgenes Temporales
Integridad Señal
Depuración Prototipos
Fases de Depuración
Comprobación HW InicialDepuración “Kernel” y µP
Integración HW & SW
OptimizaciónAnálisis Paramétrico
DMM
Herramientasde Depuración
Osciloscopio Real-Time / DPOAnalizador Lógico
Depurador/Emulador SoftwareEditor/Compilador/Linker/Loader
![Page 43: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/43.jpg)
43
4 Máxima fidelidad de la señal para la resolución de los problemas de Integridad de Señal
4 Adquisición y correlación analógica y digital para una depuración sensible al “contexto”
4 Medidas en la capa física 0Medidas de jitter de la mayor precisión0Test de conformidad de acuerdo con
máscaras de comunicación
4 Visibilidad del hardware y del software
Soluciones de Diseño Digital para SICONEXIÓN
ADQUISICIÓN
VISIBILIDAD
ANALISIS
![Page 44: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/44.jpg)
44
Señales Fieles + Mínima Intrusión = SI
4Medida simultáneas Analogico+ Digital – mediante una sonda única0Elimina uso multiples sondas y
carga adicional sobre el circuito0Multiplexor programable de 4
canales4Fidelidad de la Señal0Sonas activas0Capacidad total: 0.7 pF0Medidas referidas a tierra0Medidas Diferenciales0Sin extensiones de las sondas
que degraden las señales
![Page 45: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/45.jpg)
45
Un Diseñador Dice: “Las sondas son la clave….. Si no puedes conectarte….no puedes ni ver ni analizar
PasivasDe tensión 1X, 10X, 1X/10x, 50 Ohm
Activas FETHasta 6 GHz BW
Diferenciales hasta 3.5GHz (4 GHz típico) con 1000:1
CMRRAnalizador Lógico – Pasivas, SE Activas,
Diferential Activas0.7 pf (∆)alta densidad, propósito general
OpticasConvertidores OE (250MHz a 2.5GHz)
Sondas Alta Tensióny Corriente
De DC hasta 2 GHz
Sondas para DSO’s/DPO’s y módulos DSO de Analizador Lógico...
SiGe ProbingSiGe ProbingBREAKTHROUGHBREAKTHROUGH
P6880 SiGe∆ probe
P6810 SiGeGP Probe
![Page 46: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/46.jpg)
46
Nuevas Sondas de Alta Velocidad para los TLA
Sondas de alta densidad “Sin Conector”
Contactos de compresión en eje ZIslas de contacto en el PCB
GRAN AVANCEGRAN AVANCEenen
INTEGRIDAD DE SEÑALINTEGRIDAD DE SEÑAL
No son necesarios conectores en el PCB, conexiones seguras y fiables
Sin extensiones que degraden la integridad de señal
![Page 47: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/47.jpg)
47
Nueva Arquitectura de Adquisición TLA
iViewiView ™ ™
TECNOLOGIATECNOLOGIAINNOVADORAINNOVADORA
Tiempos a 8 GHz simultáneo con hasta 800 MHz en Estados con 2 GHz BW¡Siempre … en cualquier canal … si reconectar ni recapturar!
8 GHzSampler
8 GHz MagniVu Timing16 Kb
800 MHz Stateor
2 GHz DeepTransitional Timing
128 Kb – 256 Mb
Real-TimeClocking
StateMachine
TriggerState
Machine
+-
2 GHzBW
AnalogMux
34 ch
34 ch
34 ch
34 ch
Internal DSO orTDS Scope (iView)
4 ch
8 GHz TLA sampling = 125ps resolution (time stamp)
![Page 48: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/48.jpg)
48
Nuevo Multiplexor Analógico (2 GHz BW)
4 Conexión analógica/digital simultánea4 Ancho de banda analógico de 2 GHz en
todos los canales4 Cualquiera de los 136 canales se pueden
multiplexar a los 4 BNC de salida4 Las salidas están siempre activas
TriggerState
Machine
4 ch
CH 1
CH 2
CH 3
CH 4
DSODSOLALA
Analog In
CH 1
CH 2
CH 3
CH 4
Analog Out2 GHz
AnalogMux
34 ch
34 ch
34 ch
34 ch
![Page 49: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/49.jpg)
49
Glitches causados por pistas del PCBIntegración de las señales analógicas y correlación con las digitales
Errores introducidos por una pista de 10 cm
Glitches
Vistas Digitales
Vista Analógica
![Page 50: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/50.jpg)
50
Glitches causados por la Diafonía Vista Analógica + Vista Digital
4Algunos glitches en sistemas digitales pueden ser causados por acoplamiento capacitivoentre pistas o diafonía entre líneas de señal.
4Glitches causados por una pista del PCD adyancente
4Una transición en una pista del PCB (A2) causa unGlitch en otra pista (A3)
4La captura simultánea analógica y digital permite una rápida identificación del problema
A3
A2Xtalk
![Page 51: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/51.jpg)
51
Glitches por Violación Tiempos Setup/HoldVista Analógica + Vista Digital
La entrada del FF-D cambió 1.26 ns antes del flanco de reloj
Glitch
![Page 52: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/52.jpg)
52
Glitches MetaestablesViolación de los Tiempos de Setup/Hold de un Dispositivo
4 Tiempo de setup0La señal a la entrada
ha de estar estable antes del flanco del reloj
4 Tiempo de hold0La señal a la entrada
ha de estar estable después del flanco del reloj Clock Input
thold
tsetup
D InputInput
Clock
![Page 53: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/53.jpg)
53
Ejemplo: Contención de buses/señales
Algunas Anomalias SI – en su “Contexto”Pueden estar causadas por problemas funcionales
![Page 54: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/54.jpg)
54
Visualización Integrada con TLA-iView
Osciloscopio TDS externo añadido en la Ventana de Sistema del TLA
Los datos del osciloscopio son “integrados y correlacionados” en la interfaz de usuario del Analizador Lógico
![Page 55: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/55.jpg)
55
Análisis SI – con iView(Nótese la Resolución Vertical y Horizontal)
Glitch de 500psdetectado y resaltado
1-bit: traza MagniVu125ps (8GHz)
Multiplexor 2GHz BW … !Analógico y Digital con una sonda!8-bits: Hasta 20GS/s (50ps + interpolación) traza analógica de TDS
Nota: Comportamiento de la pista de tierra capturado en otro canal
![Page 56: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/56.jpg)
56
iView con un TLA7Axx y un TDS6604
TDSCommunication Bus
TLA
Trigger Bus
Mux Out
![Page 57: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/57.jpg)
57
SI – Problemas en la Depuración a Nivelde Sistema
PHYSystemSerial Bus Internal Bus
PHYSystemSerial Bus Internal Bus
DataLink
Internal Bus
IBus
QBus
Memory FPGA
Processor / NP
DSP ASIC
JTAG
TRACE
Internal Bus Backplane
Internal Buses could be Serial or Parallel
4Visibilidad de la SI requerida para la integración HW/SW4Correlación señales internas/externas, buses Paralelo/Serie
![Page 58: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/58.jpg)
58
Soluciones para Datos Paralelo / Serie Datos TDS “Integrados y Correlacionados” en la pantalla del TLA
4 Captura de trazas analógicas con hasta 20 GS/s en un CSA/ TDS7404 o TDS6604 –transferidas a la pantalla del TLA.
4 Primer disparo en serie por hardware(ST) (secuencias de hasta 32-bit, velocidad hasta 1.25 Gb/s).
Trigger Serie en palabra de32 bit FDF3 D70D(hex) Integrado y correlacionado en el TLA
![Page 59: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/59.jpg)
59
Aplicaciones/Soluciones Integradas
Osciloscopio R-T CSA/TDS7000 o TDS6604
Divisor Optico
Analizador TLA con cable iView al DSO
SingulusG1
4Test Máscaras (SM)
4Disparo Serie (ST) 32-bit
4Recuperación de Reloj
LAPL Tools PartnerSistema bajo prueba
![Page 60: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/60.jpg)
60
Fuentes de Señal e Integridad de Señal
Generadores Arbitrarios (AWG):generadores de señal empleados en la creación e implementación de cualquier tipo de señal requerida para la prueba.
Generadores Arbitrarios (AWG):generadores de señal empleados en la creación e implementación de cualquier tipo de señal requerida para la prueba.
Emulación de una señal, como la de un sensor.
Emulación de una señal, como la de un sensor.
Simulación de un evento o secuencia de
eventos.
Simulación de un evento o secuencia de
eventos.
Verificación y Prueba de
Márgenes con señales ideales o
con un nivel controlado de distorsión (o
errores).
Verificación y Prueba de
Márgenes con señales ideales o
con un nivel controlado de distorsión (o
errores).
Reproducir un evento real
capturado con un DSO.
Reproducir un evento real
capturado con un DSO.
Substitución de la señal producida por un
bloque funcional no disponible aún.
Substitución de la señal producida por un
bloque funcional no disponible aún.
![Page 61: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/61.jpg)
61
Fuentes de Señal en SI: Aplicaciones
Disk DriveDisk Drive NetworkNetwork
Jitter Composer
Jitter Composer
w/ & w/o Impairments
w/ & w/o Impairments
![Page 62: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/62.jpg)
62
Creación y Edición de Señales(Perfect Compliment to a TDS / TLA)
DUTDUT Digital Oscilloscope
Digital OscilloscopeTest PointTest Point
Standard or Reference / Add Impairments
Standard or Reference / Add Impairments
AWGAWGWaveform CaptureWaveform Capture
GPIB / LANGPIB / LAN
OutputOutput
Stimulus -Acquisition Model
Stimulus -Acquisition Model
Data Rate Level Delay Rise Time
![Page 63: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/63.jpg)
63
Depuración de Hardware:Estímulos de Prueba con TLA-DPGs
![Page 64: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/64.jpg)
64
Herramientas de Tektronix para la Integridad de Señal
4Oscilloscopios (con Sondas y SW de Análisis Jitter)0Optico hasta 40Gbit/s0Receptor Optico de Referencai (ORR) integrado0Recuperación de Reloj incorporada0Disparo con Patrón Serie0Test de Máscaras de Comunicación, medidas especiales0Jitter Aleatorio y Determinístico0Reflectometría en el Dominio del Tiempo (TDR)
4Analizadores Lógicos (con Sondas sin Conectores)0Capacidad de captura síncrona de alta velocidad 0Análisis de tiempos de muy alta resolución0Traza en tiempo real de la ejecución de software0Trazado de múltiples buses a la vez0Correlación precisa del comportamiento digital y la calidad
analógica de las señales
4Generadores de Señales Digitales (con Sondas)0Generadores arbitrarios (adición de defectos/errores)0Generadores de Datos/Patrones (estímulo)
![Page 65: Soluciones de integridad de señal - isotest.es · Soluciones de Integridad de Señal Para el Diseño de Hardware de Alta Velocidad ... Tiempos Setup/Hold < 200ps (Ventana Válidez)](https://reader031.fdocumento.com/reader031/viewer/2022031211/5bcb00f709d3f2f9588db539/html5/thumbnails/65.jpg)
65
Soluciones de Integridad de Señal – Sumario
4 Las tecnologías de ordenadores y comunicaciones marcan los requerimientos críticos relacionados con la SI
4 Los estándares industriales especifican medidas y máscaras SI 4 Las velocidades de datos crecen a gran velocidad, >1Gb/s4 Severa problemática de SI en el diseño de alta velocidad4 Muchas consideraciones y soluciones de medida4 “Integración y Correlación” de señales Analogicas + Digitales4 “Jitter y BER” empiezan a ser conceptos importantes4 N ningún fabricante T&M está mejor posicionado que Tektronix
en Soluciones para Integridad de Señal en el Entorno de Diseño
Digital de Alta Velocidad