Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de...
Transcript of Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de...
![Page 1: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/1.jpg)
1
Tema 7: Familias Lógicas.
Contenidos
7.1 Objetivos
7.2 Curva de Transferencia y Respuesta
Temporal
7.3 Familia RTL
7.4 Familia TTL. NAND-2
7.5 Familia NMOS
7.6 Familia CMOS
![Page 2: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/2.jpg)
2
7.1 Objetivos
Las distintas puertas y elementos de memoria que se han usado en circuitos digitales
están diseñados en base a transistores de todo tipo y diodos.
El objetivo de este tema es aprender a analizar y diseñar distintas puertas lógicas
usando diferentes tipos de tecnologías (Transistores)
![Page 3: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/3.jpg)
3
7.2 Curva de Transferencia y Respuesta
Temporal
Es la representación gráfica de la tensión de salida en función de la tensión de entrada.
Vi
VO
![Page 4: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/4.jpg)
4
7.2.1 Curva de Transferencia Ideal
Es la curva de transferencia que se esperaría encontrar en el caso de
funcionamiento ideal de una puerta lógica
Para un inversor esperaríamos encontrar algo como esto:
Vi
VO
VDD
VDD/2
Vi Vo
![Page 5: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/5.jpg)
5
7.2.2 Curva de Respuesta Temporal
Es la curva que muestra, para una puerta lógica, la tensión de salida en función del tiempo
cuando cambian las entradas en el tiempo
Para un inversor esperaríamos encontrar algo como esto:
VDD
Vo
V
Vi t
t
![Page 6: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/6.jpg)
6
7.2.2 Curvas Reales
VO
t
t
Respuesta temporal. IDEAL
Respuesta REAL
Vi
VO
VDD
VDD/2
Curva de Trans. REAL
Curva de Trans. IDEAL
![Page 7: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/7.jpg)
7
7.2.3 Puntos Característicos de la Curva
de Transferencia
Vi
VO
VDD
VOH
VOL
VDD VIL VIH
Vth
Vth
⌂ VOH: Máxima Tensión que puede proporcionar la puerta en su salida ⌂ VOL: Mínima Tensión que puede proporcionar la puerta en su salida ⌂ Vth: Vo =Vi = Vth ⌂ VIL: Máxima Tensión que podemos considerar un 0 lógico de entrada ⌂ VIH: Mínima Tensión que podemos considerar un 1 lógico de entrada
![Page 8: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/8.jpg)
8
7.2.3 Puntos Característicos de la Curva
de Transferencia
Vi
VO
VDD
VDD VIL VIH
1i
o
dV
dV
1i
o
dV
dV
VIL y VIH son los puntos en los que empieza
a haber un cambio apreciable en la salida
aunque la entrada cambie poco
![Page 9: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/9.jpg)
9
7.2.4 Márgenes de Ruido, ancho de
transición y Excursión Lógica
(NM, TW Vl)
),(Min LH
OLILL
IHOHH
NMNMNM
VVNM
VVNM
ILIH VVTW
OLOHl VVV
⌂ NM: Margen de Ruido ⌂ TW: Ancho de Transición ⌂ Vl: Excursión Lógica
![Page 10: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/10.jpg)
10
7.2.5 Tiempos característicos de la
respuesta temporal
tiempo
Voltaje
VOH
0.9VOH
tdH
0.1VOH
tHL
0.5VOH
tPHL
⌂ tdH: Tiempo de Retraso de estado alto ⌂ tHL: Tiempo de Bajada ⌂ tPHL : Tiempo de Propagación alto-bajo
![Page 11: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/11.jpg)
11
7.2.5 Tiempos característicos de la
respuesta temporal
tiempo
Voltaje
VOH
0.9VOH
tdL
0.1VOH
tLH
0.5VOH
tPLH
⌂ tdL: Tiempo de Retraso de estado bajo ⌂ tLH: Tiempo de Subida ⌂ tPLH : Tiempo de Propagación bajo-alto
![Page 12: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/12.jpg)
12
7.3 Familia RTL. Inversor
RTL -> Resistor Transistor Logic
IB
IC
CEo
BCE
CECCCC
BEBBi
VV
III
VIRV
VIRV
Ecuaciones de
Nudos y Mallas
Inversor RTL
IE
![Page 13: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/13.jpg)
13
7.3.1 Función de Transferencia del
Inversor RTL
IB
IC
Transistor cortado si:
Inversor RTL
CCCEoC
BBEoni
VVVI
offTransistorIVV
0
0
Transistor saturado si:
VVV
SATTransistorVIIV
CESato
CECBi
2.0
El resto de valores de Vi tiene
al transistor en su Zona Activa
Directa (Z. Lineal):
![Page 14: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/14.jpg)
14
7.3.2 Ejemplo de Cálculo de función de
transferencia del Inversor RTL
IB
IC
VV
VV
VV
CESat
BESat
BEon
2.0
70
8.0
7.0
.50
07.0
VVVI
offTransistorIVV
CEoC
Bi
Hagamos Vi > 0.7 V y supongamos que
Q está en Z. Lineal:
ii
B
CCCO
B
iBC
B
iB
VVR
RRIV
R
VII
R
VI
79.9)7.0(55
7.07.0
Seguiremos en Z. Lineal siempre que VO > VCESat
VV
VVV
i
iO
39.17
7.9
2.079.9
Para valores Vi > 1.39 V
Q está en Z. Saturación: VVO 2.0
![Page 15: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/15.jpg)
15
7.3.2 Ejemplo de Cálculo de función de
transferencia del Inversor RTL
IB
IC
VV
VV
VV
CESat
BESat
BEon
2.0
70
8.0
7.0
OV
IV
VVOL 2.0
VVOH 5
7
79.9
i
O
iO
dV
dV
VV
VVIL 7.0 VVIH 39.1
VVVVV
VV
thOith
iO
24.1
79.9
Z. Corte Z. Lineal Z. Saturación
![Page 16: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/16.jpg)
16
7.3.3 Potencia consumida por el Inversor
RTL
IB
IC
VV
VV
VV
CESat
BESat
BEon
2.0
70
8.0
7.0
OV
IV
VVOL 2.0
VVOH 5
ViK
ViVmAP
10
8.058.4
VVIL 7.0 VVIH 39.1
VVVVV
VV
thOith
iO
25.1
79.9
iBCCC VIVIP
0P
iii
iBC VK
V
K
VVIIP
10
7.05
10
7.05
![Page 17: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/17.jpg)
17
7.3.4 Márgenes de Ruido,
Fan-Out
VV
VV
VV
CESat
BESat
BEon
2.0
70
8.0
7.0
VNM
VVVNM
VVVNM
OLILL
IHOHH
5.0
5.02.07.0
61.339.15
⌂ Fan-Out: Máximo Número de Puertas del Mismo tipo que se pueden conectar a la salida de una dada
El número Max. de puertas, será
aquel que haga NMH=0
(VOH = VIH)
![Page 18: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/18.jpg)
18
7.3.4 Márgenes de Ruido,
Fan-Out
VV
VV
VV
KR
KR
CESat
BESat
BEon
C
B
2.0
70
8.0
7.0
1
10
offQiVVi .0Qi
IC
Pero el resto de Transistores estará saturado
( ya que su entrada es un 1-lógico )
VVIV
N
RR
I IHCOHB
C
C 39.1158.05
2.6161.38.05
N
N
RR
IB
C
C
61N
![Page 19: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/19.jpg)
19
7.4 Familia TTL. Nand-2
TTL -> Lógica Transistor Transistor
Puerta Nand de 2 entradas
Transistor de Pull-Up
Transistor de Pull-Down
![Page 20: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/20.jpg)
20
7.4.1 Análisis Nand-2 TTL
Q1 Q2
Q3
Q4
VV
VV
VV
CESat
F
BESat
BEon
1.0
100
8.0
7.0
Si VA o VB son 0 V. Q1 SAT
(VBEQ1 en directa y VBCQ1 en directa)
Q2 OFF Q3 OFF
VOH = 5 – 2·VBEon = 3.6 V.
VCEQ1 = 0.1
VB2 = 0.1 V.
Si VA y VB son 0.6 V. VB2 = 0.7 V.
Q2 ON Q3 OFF
Mayores incrementos de VA o VB
aumentan la tensión VB2 y bajan VB4
Comienza a caer Vo
Si en algún momento VA o VB quedan a 0
Q2 y Q3 seguirán OFF y Vo = VOH (NAND)
![Page 21: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/21.jpg)
21
7.4.1 Análisis Nand-2 TTL
Q1 Q2
Q3
Q4
VV
VV
VV
CESat
F
BESat
BEon
1.0
100
8.0
7.0
El siguiente cambio ocurre cuando Q3 ON
(VB3 = 0.7 V)
VVV
VkmAV
mAII
mAk
IVV
BEO
BE
EC
EBE
48.24.1
88.36.17.05
7.0
7.01
7.07.0
4
4
22
23
Y eso pasa cuando VA o VB valen:
VVVV CESatBEoni 3.11.04.12
Hacemos un análisis β→∞:
![Page 22: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/22.jpg)
22
7.4.1 Análisis Nand-2 TTL
Q1 Q2
Q3
Q4
VV
VV
VV
CESat
F
BESat
BEon
1.0
100
8.0
7.0
El último cambio ocurre cuando Q3 SAT
VVVV
LinealZVV
VV
VV
VVV
BESatBEonB
CE
B
BEonB
BBCE
5.1
.3.1
8.0
1.02
322
2
3
4
342
Vo = 0.1 V
Para lo cual VA y VB deben valer:
VVVV CESati 4.15.1 1
Cuando VA y VB alcanzan los 1.5V →VCE1 = 0
Cuando VA y VB alcanzan los 1.6V →VEC1 = 0.1
Z. Saturación Inversa
![Page 23: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/23.jpg)
23
7.4.1 Análisis Nand-2 TTL
Q1 Q2
Q3
Q4
VV
VV
VV
CESat
F
BESat
BEon
1.0
100
8.0
7.0
Estaremos en Q1 SAT INV hasta que esté
polarizada en inversa la unión VBE1,
sabiendo que:
VV
VVVV
B
BESatBEonBEonB
2.28.07.07.01
3211
A partir de ahí, Q1 Z. LIN INV
VVi 2.2
Eso pasará cuando:
![Page 24: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/24.jpg)
Q1
Q2
Q3
Q4
24
7.4.2 Curva de Transferencia Nand-2 TTL
OV
)( BA VyVVi
VVOL 1.0
VVOH 6.3
IHVILV
V48.2
V6.0 V3.1 V4.1
Q2 off
Q3 off
Q2 on-lin
Q3 off
Q2 on-lin
Q3 on-lin
Q2 on-lin
Q3 on-sat
V2.2
Q1 lin,inv
![Page 25: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/25.jpg)
25
VNMNMNM
VVVNM
VVVNM
LH
OLILL
IHOHH
5.0),(Min
5.01.06.0
2.24.16.3
7.4.2 Curva de Transferencia Nand-2 TTL
Q1
Q2
Q3
Q4
![Page 26: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/26.jpg)
26
7.4.2 Resumen TTL y RTL
VOH < VDD (Nand-2)
VOL > 0
Consumo de potencia (con salida estable)
Existencia de Fan-Out
Circuitos muy rápidos (I elevadas)
![Page 27: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/27.jpg)
27
7.5 Familia NMOS. Inversor
Compuesta por Resistencias y Transistores NMOS
Normalmente, son transistores NMOS de enriquecimiento,
pero no siempre
Son más sencillos de fabricar que las familias bipolares
Fan-Out infinito (IG=0)
![Page 28: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/28.jpg)
28
7.5 Familia NMOS. Inversor
El transistor NMOS puede pasar por todas sus zonas de operación
dependiendo de los valores de Vi y Vo
VG
VD
VS LINTransistorVViVo
VVV
SATTransistorVViVo
VVV
ONTransistorVVi
VV
TO
TOGSDS
TO
TOGSDS
TO
TOGS
OV
Vi
TOVViVo
TOV
Z. Corte
Z. Lineal
Z. Saturación
![Page 29: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/29.jpg)
29
7.5.1 Función de Transferencia del
Inversor NMOS
VG
VD
VS
DDOD
Ti
VVI
OFFTransistor
VV
0OV
Vi
TOVViVo
TOV
Z. Corte
Z. Lineal
Z. Saturación
DDOH VV
![Page 30: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/30.jpg)
30
7.5.1 Función de Transferencia del
Inversor NMOS
VG
VD
VS
2
)(2
Tn
D
DDDR
T
T
VViR
VoVII
SATTransistorVViVoSi
ONTransistor
VVi
OV
Vi
TOVViVo
TOV
Z. Corte
Z. Lineal
Z. Saturación DDOH VV
![Page 31: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/31.jpg)
31
7.5.1 Función de Transferencia del
Inversor NMOS
VG
VD
VS
2
)(22
VoVoVViR
VoVII
LINTransistorVViVoSi
ONTransistor
VVi
Tn
D
DDDR
T
T
OV
Vi
TOVViVo
TOV
Z. Corte
Z. Lineal
Z. Saturación DDOH VV
![Page 32: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/32.jpg)
32
VOH
VG
VD
VS
OV
Vi
TOVViVo
TOV
Z. Corte
Z. Lineal
Z. Saturación VVOH 5
Un inversor NMOS tiene:
RD=10 kΩ
βn=500 μA/V2
VTO=1 V
VDD=5 V
7.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
![Page 33: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/33.jpg)
VG
VD
VS
33
7.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
OV
Vi
TOVViVo
TOV
Z. Corte
Z. Lineal
Z. Saturación VVOH 5
VOL
OL
TDDn
D
DD
DSDSTGSn
D
DDDR
T
T
DD
VVo
VoVoV
mAVo
VoVoVVR
VoV
VVVVR
VoVII
LINTransistorVViVoSi
ONTransistor
VVi
VVi
2
2
2
2
)15(225.010
5
)(22
)(22
VVOL 15.8
VVOL 25.0
Z. Saturación
VVi 5
VVOL 25.0
![Page 34: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/34.jpg)
VG
VD
VS
34
7.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
OV
Vi
TOVViVo
TOV
Z. Corte
Z. Lineal
Z. Saturación VVOH 5
VIH
)(1
)()1(225.010
5
)(22
)(22
2
2
2
2
BdVi
dVo
AVoVoViV
mAVo
VoVoVViR
VoV
VVVVR
VoVII
LINTransistorVViVoSi
Tn
D
DD
DSDSTGSn
D
DDDR
T
IHV
![Page 35: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/35.jpg)
VG
VD
VS
35
7.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
OV
Vi
TOVViVo
Z. Corte
Z. Lineal
Z. Saturación VVOH 5
VIH
)(1
)()1(225.010
5 2
2
BdVi
dVo
AVoVoViV
mAVo
VVO 82.0
VVIH 43.2
Para utilizar esto, derivamos los 2 lados de (A)
respecto a Vi quedando:
Resolviendo (A) y (C):
VVo
VVIH
82.0
43.2
¡¡Comprobar Zona LIN!!
)(2)1(2225.010
1
2)1(2225.010
1
CVoViVo
dVi
dVoVo
dVi
dVoViVo
dVi
dVo
(B)
![Page 36: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/36.jpg)
VG
VD
VS
36
7.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
OV
Vi
TOVViVo
Z. Corte
Z. Lineal
Z. Saturación
VVO 9.4
VIL
)(1
)()1(25.0)(210
5 2
2
2
BdVi
dVo
AViV
mAVV
nVoTGS
VVIL 2.1
Para utilizar esto, derivamos los 2 lados de (A)
respecto a Vi quedando:
Resolviendo (A) y (C):
VVo
VVIL
9.4
2.1
¡¡Comprobar Zona SAT!!
)()1(5.010
110
1
CVi
dVi
dVo
(B)
![Page 37: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/37.jpg)
VG
VD
VS
37
7.5.2 Ejemplo de Cálculo de Puntos
característicos de la curva de
transferencia del Inversor NMOS
OV
Vi
TOVViVo
Z. Corte
Z. Lineal
Z. Saturación
Vth
2
2
2
2
2
)1(25.010
5
)1(25.0)(210
5
VthV
mAVth
ViV
mAVV
nVoTGS
thV
Resolvemos la ec. de segundo grado
quedando:
VVth 08.2
¡¡Comprobar Zona SAT!!
thV
VVOH 5
![Page 38: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/38.jpg)
38
7.5.3 Márgenes de Ruido del Inversor
NMOS
VNMNMNM
VVVNM
VVVNM
LH
OLILL
IHOHH
95.0),(Min
95.025.02.1
57.243.25
VG
VD
VS
![Page 39: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/39.jpg)
39
7.5.4 NAND-2 y NOR-2 NMOS
NOR-2
NAND-2
![Page 40: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/40.jpg)
40
7.6 Familia CMOS
7.6.1 Inversor CMOS
Vi Vo
S
D
D
S
G
G
Vi ↑→ NMOS ON, PMOS OFF→ Vo↓
Vi ↓ → PMOS ON, NMOS OFF→ Vo↑
![Page 41: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/41.jpg)
S
D D
S
G
G
41
7.6.1 Función de Transferencia del
Inversor CMOS
SATPTransistor
VViVo
VViVVoV
VVV
SATNTransistorVViVo
VVV
ONPTransistor
VVVi
VViV
VV
ONNTransistorVVi
VV
TOp
TOpDDDD
TOpSGpSDp
TO
TOnGSnDSn
TOpDD
TOpDD
TOpSGp
TO
TOnGSn
OV
Vi
TOVViVo
N-Corte
N-LIN
N-SAT
TOpDD VV TOnV
P-Corte TOpV
TOpVViVo
P-SAT
P-LIN
![Page 42: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/42.jpg)
S
D D
S
G
G
42
7.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS
0)(22
0
0
2
SDSDTOpSGp
p
P
NP
VVVVI
II
LINPMOS
OFFNMOSVi
OV
Vi
TOVViVo
N-Corte
N-LIN
N-SAT
TOpDD VV TOnV
P-Corte TOpV
TOpVViVo
P-SAT
P-LIN
VOH
La ecuación anterior admite
como solución VSDp = VDD-Vo = 0
Luego VOH = Vo = 5 V.
Un inversor CMOS tiene:
βn=βp
VTOn=0.8 V
VTOp=-0.8 V
VDD=5 V
VVOH 5
![Page 43: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/43.jpg)
S
D D
S
G
G
43
7.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS
0)(22
0
5
2
DSDSTOnGSnn
N
PN
VVVVI
II
OFFPMOS
LINNMOSVVi
OV
Vi
TOVViVo
N-Corte
N-LIN
N-SAT
TOnV
P-Corte TOpV
TOpVViVo
P-SAT
P-LIN
VOL
La ecuación anterior admite
como solución VDSp = Vo = 0
Luego VOL = Vo = 0 V.
VVOH 5
VVOL 5
VVi 5
![Page 44: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/44.jpg)
S
D D
S
G
G
44
7.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS
)(1
)()(2
)(22
)(2
)(22
22
22
BdVi
dVo
AVViVVoVoVVi
IVVVVVVI
IISATPMOS
LINNMOSSuponemos
TOpDD
p
TOnn
PTOpSGp
p
DSDSTOnGSnn
N
PN
OV
Vi
TOVViVo
N-Corte
N-LIN
N-SAT
IHV
P-Corte
TOpVViVo
P-SAT
P-LIN
VIH
Luego de (A) y (C) resolvemos el sistema:
Para utilizar esto, derivamos los 2 lados de (A)
respecto a Vi quedando:
VVo
VVIH
43.0
925.2
¡¡Comprobar Zonas!!
)()8.05(2)8.0(22
)(22)(22
CViViVo
VViVdVi
dVoVo
dVi
dVoVViVo TOpDDTOn
(B)
![Page 45: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/45.jpg)
S
D D
S
G
G
45
7.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS
)(1
)()())((22
)(2
)(22
)(2
22
22
BdVi
dVo
AVoVVoVVViVVVi
IVVVVVVI
IILINPMOS
SATNMOSSuponemos
DDDDTOpDD
p
TOnn
PSDSDTOpSGp
p
TOnGSnn
N
PN
OV
Vi
TOVViVo
N-Corte
N-LIN
N-SAT
ILV
P-Corte
TOpVViVo
P-SAT
P-LIN
VIL
Luego de (A) y (C) resolvemos el sistema:
Para utilizar esto, derivamos los 2 lados de (A)
respecto a Vi quedando:
)()5(2)2.4(2)5(2)8.0(2
)(2
)(2)(2)(2
CVoViVoVdVi
dVoVoV
dVi
dVoVViVVoVVVi
i
DD
TOpDDDDTOn
VVo
VVIL
88.4
075.2
¡¡Comprobar Zonas!!
(B)
![Page 46: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/46.jpg)
S
D D
S
G
G
46
7.6.1 Ejemplo de Cálculo de los puntos
característicos de la función de
transferencia del inversor CMOS
22
22
)(2
)(2
)(2
)(2
TOpDD
p
TOnin
PTOpSGp
p
TOnGSnn
N
PN
VViVVV
IVVVVI
IISATPMOS
SATNMOSSuponemos
OV
Vi
TOVViVo
N-Corte
N-LIN
N-SAT
thV
P-Corte
TOpVViVo
P-SAT
P-LIN
Vth
p
n
TOpDDp
nTOn
th
VVV
V
1
))(
VVth 5.2 ¡¡Comprobar Zonas!!
thV
De donde:
2DD
th
TOpTOn
pn VV
VVSi
![Page 47: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/47.jpg)
S
D
D
S
G
G
47
7.6.2 Márgenes de ruido del inversor
CMOS
VNMNMNM
VVVNM
VVVNM
LH
OLILL
IHOHH
075.2),(Min
075.20075.2
075.2925.25
En este ejemplo son iguales porque:
TOpTOn
pn
VV
![Page 48: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/48.jpg)
S
D D
S
G
G
48
7.6.2 Conclusiones sobre la función de
transferencia del inversor CMOS
OV
Vi
N-Corte
N-LIN
N-SAT
thV
P-Corte
P-SAT
P-LIN
Potencia
thV
Con entradas Vi = 0 o Vi = VDD → P=0
VOH y VOL
Son respectivamente VDD y 0 V.
I = 0 en los extremos
Si I=0 porque N-Corte o P-Corte → el transistor
que conduce está en Z. Lineal con VDS o VSD = 0
![Page 49: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/49.jpg)
49
7.6.3 Funciones Canónicas CMOS
NOR-2 NAND-2
Operador AND → Transistores N en serie
Transistores P en paralelo
Operador OR → Transistores P en serie
Transistores N en paralelo
La salida es la negada de las operaciones anteriores
![Page 50: Tema 7: Familias Lógicas. L… · Tema 7: Familias Lógicas. Contenidos 7.1 Objetivos 7.2 Curva de Transferencia y Respuesta Temporal 7.3 Familia RTL 7.4 Familia TTL. NAND-2 7.5](https://reader033.fdocumento.com/reader033/viewer/2022051607/6035104a2450910ad2499eba/html5/thumbnails/50.jpg)
50
7.6.3 Funciones Canónicas CMOS
DECBAF )(
Parte PMOS
DUAL de la NMOS