Tema08 cpu
Transcript of Tema08 cpu
![Page 1: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/1.jpg)
![Page 2: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/2.jpg)
CIRCUITO INTEGRADO QUE INTERPRETA Y EJECUTA OPERACIONES
SE DIVIDE EN DOS UNIDADES FUNCIONALES:
UNIDAD DE PROCESO. EJECUTA LAS INSTRUCCIONES SIGUIENDO UNA SECUENCIA DE PASOS
UNIDAD DE CONTROL. LAS INTERPRETA Y GENERA SEÑALES ELECTRICAS PARA CONTROLAR DICHA SECUENCIA
A ESTE CONJUNTO SE LE DENOMINA CPU, CENTRAL PROCESSING UNIT, UNIDAD DE PROCESO CENTRAL
EL MICROPROCESADOR
![Page 3: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/3.jpg)
EL MICROPROCESADOR
MICROPROCESADOR AÑO FRECUENCIA MICRAS TRANSISTORES MIPS
4004 1971 0,75 MHz 12 2.300 >0.1
8080 1974 1 MHz 5 6.000 >0.1
8080 – 8086 1979 4,77 – 8 MHz 1,5 29.0000,2
0,33
80286 1982 12 MHz 1,5 134.000 1,2
80386 1985 16 MHz 1,5 275.000 5
80486 1989 25 MHz 1,2 1.200.000 20
PENTIUM 1993 75 MHz 0,8 - 0,35 3.100.000 >100
PENTIUM PRO 1995 133 MHz 0,6 – 0.35 5.500.000
>200
PENTIUM II 1997 233 MHz 0,33 7.500.00
PENTIUM III 1999 450 - 550 MHz 0,25 13.000.000
MECED (ITANIUM) 2000 800 MHz 0,18 25.000.000
PENTIUM 4 2001 1,2 -2,8 GHz 0,18-0,13 42.000.000
EVOLUCION DE LOS MICROPROCESADORES
![Page 4: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/4.jpg)
1ª Aparición de la válvula de vacío. Años 40
GENERACIONES DE COMPUTADORES
2ª Aparición del transistor. Años 50
3ª Aparición del circuito integrado. Años 60
4ª Aparición del microprocesador. Años 70
5ª Distanciamiento entre la frecuencia del micro y y la placa base
6ª Montaje de múltiples CPUs en la placa base
![Page 5: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/5.jpg)
MAGNITUDES DE UN MICROPROCESADOR
TIEMPO DE LA CPUTIEMPO DE LA CPU: Tiempo invertido en la ejecución de un programa:
Tcpu = NI x CPI x T Tcpu = NI x CPIF
NI Número de instrucciones máquina en que se transforma el programa
CPI Número medio de ciclos de reloj que se necesitan para ejecutar cada instrucción
T o F Tiempo de ciclo de reloj o frecuencia
MIPS Y FLOPSMIPS Y FLOPS: Medida estándar del rendimiento de computadoras
MIP =NI
Tcpu10 - 6 =
F
CPI10 - 6 Millones de instrucciones por segundo
MFLOPS: Millones de operaciones en punto flotante por segundo
BENCHMARDKSBENCHMARDKS: Programas de evaluación
![Page 6: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/6.jpg)
EL MICROPROCESADOR
LEY DE AMDAHL: Establece que la mejora obtenida en el rendimiento de un sistema debido a la alteración de uno de sus componentes está limitada por la fracción de tiempo que se utiliza dicho componente.
A =1
(1 - Fm) + FmAm
A es la ganancia en velocidad obtenida gracias a la mejora
Am es el factor de mejora introducido en el subsistema
Fm es la fracción de tiempo que el sistema utiliza el subsistema
![Page 7: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/7.jpg)
TECNOLOGIA DE INTEGRACION: Representa la mínima resolución de la litografía a integrar. Consiste en la superposición de capas de millones de transistores de silicio interconectados mediante aluminio. La tecnología mas utilizada es la CMOS.
El parámetro clave es la distancia de integración, es decir la anchura del canal de silicio, o a veces la anchura de la pista de conexión.Esta tecnología influye en muchos factores del diseño del micro:
EL MICROPROCESADOR
1. Número de transistores, complejidad y coste
2. Voltaje de alimentación, consumo y temperatura
3. Espacio físico, se pretende que sea lo mas reducido
![Page 8: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/8.jpg)
PARALELISMO A NIVEL DE INSTRUCCIÓN: Consiste en simultanear la ejecución de varias instrucciones:
EL MICROPROCESADOR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
SEGMENTACIÓN (PEPELINING): División de la instrucción en varias etapas, estas fluyen secuencialmente por las distintas unidades funcionales del microprocesador.
![Page 9: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/9.jpg)
PARALELISMO A NIVEL DE INSTRUCCIÓN: Consiste en simultanear la ejecución de varias instrucciones:
EL MICROPROCESADOR
SUPERESCALARIDAD: Replica de algunas unidades funcionales para poder ejecutar varias instrucciones simultáneamente.
BI DI LO EJ WR BI DI LO EJ WR
BI DI LO EJ WR BI DI LO EJ WR
BI DI LO EJ WR BI DI LO EJ WR
![Page 10: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/10.jpg)
PARALELISMO A NIVEL DE INSTRUCCIÓN: Consiste en simultanear la ejecución de varias instrucciones:
EL MICROPROCESADOR
SUPERSEGMENTACIÓN: La segmentacion y la superescalaridad son compatibles y dan origen a la supersegmentación
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
BI DI LO EJ WR
![Page 11: Tema08 cpu](https://reader036.fdocumento.com/reader036/viewer/2022083001/557aec98d8b42a1a358b4cc8/html5/thumbnails/11.jpg)
EL MICROPROCESADORCOMPARATIVA ENTRE TECNOLOGIA RISC Y CISC
RISC CISC
HARDWARE
Tiempo de desarrollo Bajo Alto
Unidad de control Cableada Microprogramable
Banco de registros Extenso > 256 Reducido 16 a 32
Espacio de integración Reducido Grande
SOFTWARE
Tiempo de desarrollo Alto Bajo
Compilador Complejo Sencillo
Programa objeto Muy largo Compacto
DISEÑO
Formato de las instrucciones Fijo Variable
Conjunto de instrucciones Pequeño < 128 Grande 200 a 500
Modos de direccionamiento Pocos y simples Muchos y complejos
Características de las instrucciones
Sencillas y rápidas
( 1 ciclo )
Potentes y lentas
( 4 a 20 ciclos )
Ejemplos comercialesPowertPC
R10000
80 x 86
68000