TRANSISTORES MOSFET E IGBT DE POTENCIAFuente

Puerta

Capa epitaxialDrenador

MOSFET

D

BJT parasito

GSEmisor (E) Puerta (G) N+ P RpC

N+

IC

N-

Rn(mod)Rn(mod)

P+ Colector (C)G Rp

E

2.1.3. El transistor MOSFET de potencia.

2.1.3.1 Introduccin A diferencia del transistor BJTs, el cual es un dispositivo controlado por corriente el transistor MOSFET de potencia es controlado por voltaje. Los MOSFETs de potencia difieren de los BJT en los principios de operacin, las especificaciones y sus caractersticas de desempeo. De hecho stas caractersticas son superiores a aquellas de los BJT: son significativamente mas rpidos (tiempos de apagado y encendido mas pequeos), los circuitos de manejo de de puerta son mas simples, ausencia de falla por el fenmeno segunda ruptura por avalancha, habilidad para conectarse en paralelo y una ganancia estable. Los MOSFET se

desarrollaron por la necesidad de disponer de conmutadores que pudieran operar a frecuencias mayores de 20 KHz

2.1.3.2 Caractersticas generales

Los transistores Bipolares son descritos como semiconductor de portadores minoritarios en los cuales se inyectan portadores minoritarios para su conduccin y luego deben ser desalojados y recombinados durante el apagado. Una desventaja de la recombinacin es que limita la velocidad de operacin del dispositivo. Por otro lado los terminales base-emisor de un BJT presentan una impedancia baja al circuito utilizado para manejar el dispositivo. Esta baja impedancia de entrada hace

que los circuitos de manejo sean complejos, por el contrario en un MOSFET el terminal de control (puerta) esta elctricamente aislado del cuerpo del dispositivo por una capa fina de dixido de silicio (SiO2), lo que hace que la impedancia de entrada sea muy alta y como consecuencia se simplifica el circuito de manejo. Como el MOSFET es un semiconductor de portadores mayoritarios, no se presenta el fenmeno de almacenamiento de carga, operando a una velocidad de conmutacin mucho mayor que un BJT. Un voltaje positivo aplicado al terminal de puerta de un MOSFET canal N crea un campo elctrico en la regin de la puerta, la carga elctrica positiva en la puerta origina que la regin P debajo de la puerta se convierta en una regin tipo N como muestra la figura 2.10. Esta conversin denominada fenmeno de inversin de superficie, permite que fluya corriente entre el terminal de drenador y surtidor a travs del material tipo N. En efecto el MOSFET deja de ser un dispositivo N-P-N mientras esta en el estado de conduccin. La regin entre el drenador y la fuente puede representarse como un resistor. Debido al fenmeno de inversin de superficie, la operacin del MOSFET es completamente diferente a la de un transistor BJT. Un MOSFET se describe como un componente de alta impedancia y controlado por voltaje debido la virtud que su puerta esta elctricamente aislada del canal. Como consecuencia que es un semiconductor de portadores mayoritarios su velocidad de conmutacin es mucho mayor que en los transistores BJT.

Figura 2. 10. Estructura simple de un MOSFET lateral

2.1.3.3 Estructura del MOSFET de potencia

La estructura de un MOSFET de potencia difiere bastante del MOSFET planar simple mostrado en la figura 2.10. En una estructura planar los rangos de corriente y voltaje de ruptura son funcin de las dimensiones del canal lo que resulta en un uso ineficiente del material semiconductor. Como todos los componentes de potencia la estructura del MOSET de potencia es vertical. Esta estructura denominada MOS difundido verticalmente (VDMOS) ha sido adaptada por la mayora de los fabricantes de MOSFET de potencia. Un MOSFET de potencia que usa la tecnologa VDMOS tiene una estructura orientada verticalmente formada por tres capas de semiconductor alternadamente una p y otra n como se muestra en la figura 2.11 (a) la cual representa el esquema de la estructura de una celda de un MOSFET simple, un gran numero de celdas similares a esta se conectan en paralelo como muestra la figura 2.11 (b) para formar todo el componente.

(a)

(b)

Figura 2. 11. Construccin del MOSFET de potencia. (a) Celda simple (b) arreglo de celdas en el componente Las dos capas del extremo de la estructura denominadas fuente (S) y drenador (D) son altamente dopadas, y al mismo nivel. La capa p central es denominada sustrato y posee un nivel de dopado moderado (2 a 3 orden de magnitud menor que las capas n+ de los extremos). La regin de deriva n posee un nivel de dopado muy bajo. El espesor de esta regin determina el voltaje de ruptura del dispositivo. El-

terminal de puerta es colocado sobre las regiones n y p de la estructura de la celda, y es aislada del cuerpo del semiconductor mediante una fina capa de dixido de silicio (llamado tambin oxido de puerta). La regin de fuente y drenador de todas las celdas en la oblea se conectan al mismo contacto metlico formando as los terminales de fuente y drenador del dispositivo. Similarmente los contactos de puerta son conectados al mismo terminal. La fuente es construida de muchos polgonos (miles) que son rodeados por la regin de la puerta. La forma geomtrica de las regiones de la fuente tiene una influencia en la resistencia en el estado de conduccin del MOSFET. En sta estructura vertical, el voltaje de ruptura del MOSFET es funcin del dopaje y el espesor de la capa de deriva n , mientras que el rango de corriente depende del ancho del canal. Esta caracterstica hace posible que el MOSFET de potencia sea capaz de sostener voltajes elevados de bloqueo y altas capacidades de manejo de corriente en una pieza compacta de silicio. Una caracterstica til de la celda de un MOSFET es que las capas n+ n- p n+ conforman un BJT parasito en la estructura de cada celda del MOSFET (con su base y emisor cortocircuitado por la metalizacin de la fuente), como se muestra en la figura 2.12. En el proceso de diseo del MOSFET se toma especial cuidado para minimizar la resistencia del substrato, y as puede considerarse que existe un cortocircuito efectivo entre el sustrato y la fuente, por lo que la operacin de conmutacin del BJT es suprimida. El BJT estar siempre en estado de corte y la-

-

unin colector base se comporta como un diodo en anti-paralelo (denominado diodo del sustrato) conectado entre fuente y drenador como se muestra en la figura 2.9.

D

G

(a)

(b)

S

Figura 2. 12. Celda de un MOSFET de potencia. (a) BJT parasito (b) Smbolo del MOSFET de potencia 2.1.3.4 Principios de operacin del MOSFET de potencia.

En primera instancia pareciera que no existe camino para la circulacin de la corriente entre fuente y drenador ya que al menos una de las uniones p n (fuente substrato y sustrato drenador) esta polarizada en inverso por la polaridad del voltaje aplicado entre drenador (+) y fuente (-). Por otro lado no existe posibilidad de inyeccin de corriente desde el terminal de puerta ya que el oxido de puerta es un aislante. Sin embargo al aplicar un voltaje positivo al terminal de puerta con respecto al terminal de fuente, convertir la superficie del semiconductor ubicado

debajo del oxido de puerta en una capa tipo n denominada canal, conectando la fuente y el drenador, como se explicar mas adelante.

Figura 2. 13. Control de puerta del MOSFET (a) Formacin de electrones libres. (b) Formacin de la capa de inversin

La regin de puerta de un MOSFET, conformada por la metalizacin de puerta, el oxido de puerta y el substrato tipo p forman un capacitor de alta calidad. Cuando se

aplica a este capacitor un voltaje con el terminal positivo al terminal de puerta con respecto al terminal de fuente (terminal de fuente en corto con el sustrato) se forma una regin de deflexin entre el SiO2 y el substrato como se muestra en la figura 2.13 (a). La carga positiva inducida en la metalizacin de puerta repele los portadores mayoritarios (huecos) de la regin de interface entre el oxido de puerta y el sustrato tipo p. Esto deja a los tomos aceptores cargados negativamente y se crea una capa o regin de deflexin. Un incremento adicional del voltaje VGS causa un incremento adicional de la capa de deflexin. Al mismo tiempo aumenta la magnitud del campo elctrico en la interface oxido-silicio y atrae electrones libres a la cercana del oxido de puerta como se muestra en la figura 2.13 (b). Cuando el voltaje VGS se incrementa adicionalmente la densidad de electrones libres iguala la densidad de huecos libres en la parte superior del sustrato. La regin de electrones libres es denominada capa de inversin y es mostrada en la figura 2.13 (b). La capa de inversin tiene las propiedades de un semiconductor tipo n y forma un canal conductivo que permite el paso de corriente entre el drenador y la fuente. Ya que la corriente en el MOSFET pasa a travs de un canal tipo n creado por el campo elctrico debido al voltaje entre puerta y fuente, a ste MOSFET se le denomina MOSFET canal n tipo enriquecimiento, y su smbolo se muestra en la figura 2.12 (b)

El valor de VGS al cual se forma la capa de inversin es conocido como el voltaje umbral puerta fuente (VGSth). Cuando VGS se incrementa por encima de VGSth

aumenta el espesor de la capa de inversin, la densidad de electrones libres tambin aumenta y como consecuencia la conductividad del canal aumenta. Por otro lado la capa de inversin cubre la capa de deflexin mientras el espesor de sta permanece constante.

2.1.3.5 Caractersticas de salida iD-vDS del MOSFET de potencia

El MOSFET es un dispositivo de tres terminales en el cual el voltaje VGS controla el flujo de corriente entre los terminales de salida, drenador y fuente. El terminal de fuente es comn entre los terminales de entrada (G-S) y salida (D-S). Las caractersticas de salida de un MOSFET es la grafica de la corriente de drenador id en funcin del voltaje drenador fuente VDS, con el voltaje puerta fuente VGS como parmetro. La figura 2.14 muestra tales caractersticas.

Cuando el voltaje VGS esta por debajo del voltaje umbral VGS(th) el MOSFET opera en el modo de corte. En ste modo no fluye corriente entre drenador y fuente y el voltaje es sostenido por la unin p-n drenador sustrato (diodo interno). El voltaje aplicado debe estar por debajo del voltaje de avalancha (VDSS) de esta unin para evitar la destruccin del dispositivo.

vDS Figura 2. 14. Caractersticas de salida del MOSFET de potencia

Cuando VGS se incrementa por encima del voltaje VGS(th) comienza a fluir corriente entre drenador y fuente. Para pequeos valores de VDS (VDS (VGS VGS (th)) la caracterstica iD VDS se desva de la relacin lineal en la regin hmica y para un valor dado de VGS, iD tiende a saturarse con el incremento de VDS. A altos valores de corriente de drenador la cada de voltaje a travs de la resistencia de canal tiende a disminuir el ancho del canal al final de la capa de deriva. Adicionalmente el alto valor de campo elctrico producido por el valor alto de voltaje VDS, la velocidad de arrastre de los electrones libres en el canal tiende a saturarse, y como resultado la corriente de drenador comienza a ser independiente del voltaje VDS y determinada solamente

por el voltaje VGS. Este es el modo activo de la operacin del MOSFET. La teora predice que la corriente de drenador en la regin activa obedece, aproximadamente a la siguiente relacin: (7)

Donde k es una constante determinada por la geometra del canal. En la frontera entre la regin hmica y la regin activa VDS = (VGS VGS(th)), entonces la corriente de drenador es

(8) La ecuacin (7) se muestra con la curva punteada en la figura 2.14. La relacin de la ecuacin (8) se aplica razonablemente para los MOSFET de estructura lateral, sin embargo para los MOSFET de potencia la caracterstica de transferencia (iD vs VGS) es mas lineal como se muestra en la figura 2.16.

Existen semejanzas entre la caracterstica de salida de un MOSFET y la de un BJT. Ambos transistores operan en tres modos distintos, denominados (i) de corte, (ii) activa y (iii) hmica (saturacin en el BJT), sin embargo existen diferencias bien marcadas en ambos dispositivos: A diferencia del BJT un MOSFET de potencia no experimente el fenmeno de segunda ruptura.

Id gfs.(VGS-VGSth)

Figura 2.16. Caracterstica de trasferencia del solida)

MOSFET de potencia (curva

El voltaje de ruptura primaria de un MOSFET es el mismo en la regin de corte y en la regin activa. Esto contrasta con los tres voltajes de ruptura de un BJT (VSUS, VCEO y VCBO).

La resistencia en conduccin de un MOSFET en la regin hmica posee coeficiente positivo de temperatura (rDS(ON) aumenta con el aumento de temperatura) lo que permite conectarlos en paralelo sin recurrir a ningn arreglo especial para distribuir la corriente. Por el contrario el voltaje de saturacin (VCE(sat)) de un a BJT tiene coeficiente negativo de temperatura, lo que hace que la conexin en paralelo de varios BJT sea mas complicada.

Los limites de operacin de un MOSFET son representados en un diagrama denominado rea de operacin segura (SOA) que se muestra en la figura 2.17.

Como en el caso de un BJT, el SOA de un MOSFET es trazado en un grafico logaritmo-logaritmo. La parte superior del SOA esta restringida por la mxima corriente de drenador permisible (IDM), la cual no debe ser excedida aun bajo condiciones de operacin pulsante. El limite de la parte izquierda esta restringido por el valor no nulo de rDS(ON) correspondiente al valor de VGS mximo. Por la derecha la primera restriccin se debe al lmite de la mxima temperatura de unin permisible que depende de la disipacin de potencia dentro del MOSFET. Este limite es diferente para condicin de operacin continua (DC) o pulsante (diferentes anchos de pulso). Como en el caso del BJT el SOA es til para realizar la trayectoria de conmutacin del MOSFET. Un MOSFET no experimenta el fenmeno de segunda ruptura y este lmite de operacin no aparece en su SOA. El lmite de operacin al extremo derecho del SOA se debe al voltaje mximo drenador fuente permisible (VDSS) l cual es determinado por el voltaje de ruptura del diodo interno (unin p n sustrato drenador).

Debido a la presencia del diodo en antiparalelo interno, el MOSFET no puede bloquear voltaje inverso aplicado entre drenador y fuente. Sin embargo el diodo interno puede conducir un valor de corriente eficaz igual a IDM y posee una sustancial capacidad para conducir una corriente sbita. Para una operacin segura de un MOSFET debe observarse tambin el limite del voltaje puerta fuente (VGS(max)). Si este limite es excedido se produce la ruptura del dielctrico de la capa fina de oxido de puerta y producindose una falla permanente del dispositivo.

Limite de rDS(ON) para VGS(max)

Limite de potencia mxima disipada (Tjmax)

Duracin del pulso

Limite de ruptura primaria

Figura 2.17. rea de operacin segura (SOA) del MOSFET de potencia

Debe advertirse que una carga esttica colocada inadvertidamente en el terminal de puerta, al manipular inadecuadamente el MOSFET puede destruirlo. El usuario debera entonces conectarse a tierra antes de manipular cualquier MOSFET para evitar los problemas relacionados con la carga esttica.

2.1.3.6 Caractersticas de conmutacin del MOSFET de potencia

Como cualquier otro dispositivo semiconductor, el MOSFET es utilizado como conmutador en todos los convertidores de potencia. Como conmutador, un MOSFET opera alternativamente en modo corte (conmutador apagado) y en modo hmico (conmutador cerrado). Mientras realiza la transicin entre estos dos estados l atraviesa por la regin activa. Como el MOSFET es un dispositivo de portadores

mayoritarios, el proceso de conmutacin no involucra los retrasos inherentes debidos a la redistribucin de portadores de carga minoritarios. Sin embargo, la formacin y desaparicin del canal de conduccin en el MOSFET requiere de la carga y descarga de la capacitancia puerta fuente lo que contribuye a los tiempos de conmutacin. Existes otros capacitores en la estructura de un MOSFET que tambin influyen en el proceso de conmutacin. A diferencia del transistor bipolar, estos tiempos de conmutacin pueden controlarse completamente mediante el diseo del circuito manejador de puerta.

La figura 2.18 (a) muestra las tres capacitancias ms importantes inherentes a la estructura del MOSFET. El capacitor mas prominente en sa estructura es el capacitor formado por la capa de oxido de puerta entre la metalizacin de puerta y la regin de fuente tipo n+. Este capacitor es el de mayor valor (unos pocos nano farad) y permanece aproximadamente constante para todos los valores de V GS y VDS. La siguiente capacitancia (CGD 100 pico farad) es formada por la regin de deflexin, directamente debajo de la metalizacin de puerta y la regin de deriva tipo n-. Debido a la naturaleza de una capa de deflexin su capacitancia es una funcin no lineal del voltaje drenador fuente VDS. Para bajos valores de VDS (VDS < (VGS VGS(th))) el valor de of CGD (CGD2) es considerablemente mayor que su valor para altos valores de VDS (CGD1) como se muestra en la figura 2.18 (b). Aunque la variacin de CGD entre CGD1 y CGD2 es continua se asumir, por simplicidad, un cambio en escaln entre

estos dos valores (curva idealizada en la figura 2.18 (b)).

El menor valor de

capacitancia de la estructura (CDS) se forma entre los terminales de drenador y fuente, debido a la capa de deflexin de drenador y la metalizacin de fuente. Ya que esta capacitancia es importante para algunas consideraciones de diseo (tales como red snubber, conmutacin a cero voltaje etc) ella no tiene un efecto apreciable en el desempeo de la conmutacin dura del MOSFET y por lo tanto ser despreciada en ste anlisis. Basado en las consideraciones anteriores y las caractersticas es estado estable del MOSFET se construye los modelos de las capacitancias para los tres modos de operacin del MOSFET, tal como se muestra en la figura 2.18 (c).

El comportamiento durante la conmutacin del MOSFET se describe en relacin al circuito de la figura 2.19. Se asume que la corriente de carga permanece constante durante el pequeo intervalo de conmutacin. Se asume tambin que el diodo DF es ideal (el tiempo de recuperacin inversa es nulo). Para poner a conducir el MOSFET el voltaje VGG cambia de cero a V1. El voltaje puerta fuente VGS se eleva hacia V1 con una constante de tiempo 1=Rg. (CGS + CGD1), como muestra la figura 2.17.

Oxido de puerta

CGS

CGD

CDS

Capa de deflexin

(a)

(b)

(c) Figura 2.18. Capacitancias del MOSFET de potencia (a) Ubicacin en la estructura. (b) Variacin de CGD con VDS (c) Modelos para los tres modos de operacin

V1

Figura 2.19. Conmutacin de carga inductiva usando un MOSFET.

Durante este intervalo de tiempo el voltaje VDS es limitado al voltaje V2 a travs del diodo, y as puede asumirse que CGS and CGD estn conectadas en paralelo. Una parte de la corriente de carga IG carga CGS mientras la otra parte descarga CGD. La corriente de drenador ID comienza a fluir cuando VGS alcanza el voltaje umbral VGS(th). Este intervalo de tiempo se denomina tiempo de retardo al encendido (td1). Ntese que la duracin de td1 puede controlarse a travs de la resistencia Rg. Mas all de td1 ID se incremente linealmente con el incremento de VGS y en un intervalo de tiempo adicional tri (tiempo de subida de la corriente), la corriente ID alcanza el valor de la corriente de carga IL, mientras tanto VDS se mantiene constante al valor de V2. En este punto la totalidad de la corriente de carga ha sido trasferida al MOSFET desde el diodo DF. ID permanece constante al valor de IL, y como en la regin activa ID y VGS estn relacionados linealmente (figura 2.16) el voltaje VGS es limitado a un valor

constante denominado Vplat. La corriente de puerta Ig descarga CDG y el voltaje VDS comienza a caer. La cada de VDS ocurre en dos intervalos distintos. Cuando el MOSFET esta en la regin activa (VDS > (VGS VGS(th)), CGD = CGD1 y debido a que CGD1 > CGD1, entonces la razn de cambio de la cada de VDS es considerablemente mas baja. Este intervalo de tiempo es indicado como (tfv2) en la figura 2.20. Una ves que VDS alcanza su valor estable (rDS(ON).IL) y el MOSFET opera en la regin hmica, VGS deja de ser limitado por IL y continua incrementndose hacia el voltaje V1 con una constante de tiempo 2=Rg.(CGS+CGD2). Ntese que

todos los intervalos relacionados con la conmutacin pueden reducirse incrementando VGG y/o reduciendo Rg. El tiempo de encendido total es ton = td1 + tri + tfv1 + tfv2.

Para apagar el MOSFET, VGG se reduce a cero dando inicio a un proceso en inverso similar al que ocurre durante el encendido del MOSFET. Los intervalos correspondientes a este proceso son sealados en al figura 2.20. El tiempo total de apagado es toff = td2 + trv1 + trv2 + tfi.

rDS(on).IL

Figura 2.20. Formas de onda al conmutar una carga inductiva usando un MOSFET.

El comportamiento durante el proceso de conmutacin (cambio de corte a conduccin) puede ser fcilmente modelado y ajustado reconociendo que el MOSFET es un dispositivo controlado por carga. La duracin de los intervalos relacionados con la conmutacin son determinados por el tiempo que tarda en cargarse la capacitancia de entrada (Ciss) con la corriente que suministra la fuente VGG. Los fabricantes

suministran en su hoja de datos los valores de la carga correspondientes a los intervalos de tiempo sealados en la figura 2.21, as como las formas de onda de voltaje de puerta en funcin de la carga sealando los valores de VGS(th) y VGSplat.

Figura 2.21. Detalle de las formas de onda durante el encendido del MOSFET.

La figura 2.21 muestra el detalle de los tiempos relacionados con la conmutacin del estado de apagado al estado de encendido (turn on). Cuando se aplica el voltaje VGG al circuito de puerta, CGS comienza a cargarse, CGD1 se descarga y VGS se incrementa hasta alcanzar el voltaje VGS(th) en el tiempo t1. En este instante la corriente de drenador iD comienza a incrementarse. Durante el intervalo de t0 a t1, CGS absorbe desde la fuente VGG el valor de carga QGS, la corriente iD alcanza su valor final en el intervalo de tiempo (tri=t1-t2) y el voltaje VGS se eleva hasta el valor VGSplat. Al instante t2, CGS se ha cargado completamente. El voltaje VDS a su valor

estable (VDSon=rDS(on), en dos intervalos de tiempo diferentes (t3-t2 = tfv1) y (t4-t3=tfv2) debido a la variacin brusca de CGS con el voltaje VDS, como se describi en anteriormente. Por otro lado el voltaje VGS permanece constante e igual al valor VGSplat. La fuente VGG comienza a cargar la capacitancia Miller C GD. Este proceso contina hasta el tiempo t4, cuando la fuente VGG ha suministrado la carga QGD a la capacitancia CGD y el voltaje VDS ha cado a su valor estable. Durante el intervalo de tiempo de t4 a t5 el MOSFET opera en la regin hmica, el VGS deja de ser limitado por IL, y al instante t5 alcanza el valor de la fuente V1. Durante este intervalo las capacitancias CGD y CGS absorben desde la fuente VGG la caga Q=QGT -(QGS+QGD). La carga de puerta (QGS + QGD) correspondiente al intervalo t0 a t4 es la mnima carga requerida para conmutar el MOSFET al estado de conduccin. Un buen criterio de diseo es utilizar un voltaje VGG alto, pero menor que el voltaje VGS esttico dado en la hoja de datos, y utilizar para los clculos de la corriente que debe suministrar la fuente VGG, la carga QGT correspondiente al intervalo t5. El diseador puede utilizar la caga de puerta para calcular fcilmente la corriente que debe suministrar (durante el encendido) y absorber (durante el apagado) el circuito manejador de puerta para conmutar el MOSFET en un tiempo determinado. Ya que I=Q/t, la carga Q=I.t. Por ejemplo un MOSFET con una carga total Qg de 20nC puede ser llevado al estado de conduccin en 20 s si la fuente VGG suple una corriente de 1mA o en 20ns si la fuente suple una corriente de 1A. Este clculo simple no puede realizarse con los valores de las capacitancias.

El tiempo de conmutacin del MOSFET puede ajustarse escogiendo un valor apropiado para Rg. Reduciendo Rg se aumenta la velocidad de conmutacin, sin embargo se debe tener cuidado, cuando se incrementa la velocidad de conmutacin, para no llevar a conduccin inadvertidamente el transistor BJT parasito del MOSFET.

Figura 2.22. Conexin BJT parasito del MOSFET con CGD.

La capacitancia CDS esta conectada a la base del BJT (regin del sustrato tipo p) y la regin de fuente tiene una resistencia RB no nula. Un cambio rpido del voltaje VDS puede producir corriente suficiente a travs de CDS y Rb como se muestra en la figura 2.22 y la cada en RB puede se suficiente para llevar a conduccin el BJT. Este problema es evitado en el diseo de los MOSFET modernos incrementando la efectividad de la regin de fuente. Los MOSFET modernos pueden soportar dVDS/dt hasta los 20 V/ns. Desde luego este problema puede evitarse reduciendo la velocidad de conmutacin del MOSFET, mediante e resistencia Rg y/o la fuente VGG.

2.5.5 Consideraciones sobre el circuito de manejo de puerta

Las perdidas de potencia durante la conmutacin dependen de la duracin de los intervalos de tiempo descritos anteriormente y estos intervalos pueden reducirse disminuyendo el valor de Rg. Como se sealo anteriormente el valor de Rg no puede escogerse arbitrariamente muy bajo para evitar que el dVSD/dt active el BJT parasito del MOSFET. Un criterio es seleccionar un valor de Rg que permita el paso de la corriente necesaria para cargar las capacitancias C ISS y Crss (Ig=QGT/ton) durante un tiempo de encendido ton seleccionado por el diseador. Este valor inicial de Rg se calcula mediante la expresin: (9)

Donde V1 es el valor alto del pulso de la fuente VGG, QGT es la carga total de puerta necesaria para cargar las capacitancias C ISS y Crss,

(dada en la hoja de datos) y VGSplat es el voltaje plateu ledo en la curva del perfil de carga (VGS vs Q) suministrada en la hoja de datos del MOSFET. El siguiente paso es verificar si este valor de Rg limita el dVDS/dt a un valor por debajo del especificado por el fabricante en la hoja de datos. Para realizar esto es

necesario deducir la expresin para el clculo del intervalo de tiempo tfv1 (donde la razn de cada de VDS es mayor). Durante este intervalo de tiempo VGS permanece constante (ver figura 2.21) por lo tanto: (10)

Donde: CGD1 el valor de la capacitancia de Crss, leda de las curvas del fabricante, para un valor alto de VDS

Si el valor de Rg calculado antes limita el valor de dVDS/dt a un valor muy por debajo del dado por el fabricante se puede disminuir un poco el valor de Rg y recalcular la corriente Ig que debe suministrar la fuente VGG. Esto dar en un tiempo de encendido menor que el fijado inicialmente. Por el contrario si el valor de Rg no limita el dVDS/dt al valor dado por el fabricante debe aumentarse el valor de Rg y recalcular Ig. Esto dar un tiempo inicialmente. de encendido mayor que el seleccionado

2.5.6 Calculo de de las perdidas de potencia del MOSFET.

2.5.6.1 Calculo de las perdidas durante la conduccin

Para esto es necesario conocer la forma de onda de corriente que circula a por el dispositivo. En general la corriente que conduce un MOSFET cuando se utiliza para conmutar una carga inductiva en una topologa de un convertidor DC/DC son las mostradas en la figura 2.23:

(a)

(b)

Figura 2.23. Formas de onda de corriente de drenador en: (a) Convertidor en modo discontinuo de corriente (b) Convertidor en modo continuo de corriente Para el caso de la figura 2.23 (a) la potencia disipada por el MOSFET se calcula mediante la siguiente expresin: (11)

Donde: fc es la frecuencia de conmutacin Para el caso de la figura 2.23 (b) las prdidas durante la conduccin se calculan como: (12)

2.5.6.2 Calculo de las perdidas durante la conmutacin

Para determinar las prdidas durante el encendido se calcula la duracin de los intervalos sealados en la figura 2.21. Obsrvese que cuando la corriente de drenador sube linealmente de cero a IL, el voltaje VDS permanece constante e igual al valor de la fuente V2. Por otro lado cuando la corriente permanece constante e igual al valor permanente IL el voltaje VDS cae desde V2 hasta su valor en estado estable que puede aproximarse a cero, as la potencia durante el intervalo ton puede calcularse como:

(13)

Donde

tfv es el tiempo de cada del voltaje dado por: (14)

(15)

Debido a que CGD cambia continuamente con la cada de VDS desde su valor mnimo CGD2 hasta su valor mximo CGD1, el tiempo tfv1 se calcula tomando un valor intermedio de CGD en la curva Crss suministrada por el fabricante.

(16)

En la que (17)

tri es el tiempo de subida de la corriente expresado como:

(18)

Donde

1 se calcula como: (19)

La figura 2.24 muestra el detalle del proceso de apagado. De acuerdo a la figura 2.24 y siguiendo un procedimiento similar al anterior, la potencia durante el tiempo toff se calcula mediante la expresin:

Figura 2.24. Detalle de las formas de onda durante el apagado del MOSFET

(20)

En la que: trv es el tiempo de subida del voltaje calculado como: (21)

Con:

(22)

tfi es el tiempo de cada de la corriente dado por:

(23)

Donde: VGSoff es el valor mnimo del pulso de fuente VGG, y

1 esta dado por la ecuacin (19)

El siguiente ejemplo desarrollado en MATHCAD ilustra las consideraciones para el diseo de un circuito de puerta y el calculo de las perdidas de potencia.

2.5.6 Rangos del MOSFET.

Los lmites de operacin de un MOSFET son especificados en forma compacta como un diagrama de rea de operacin segura (SOA). Los siguientes lmites se especifican en la hoja de datos.

VDSS: Este es el voltaje de ruptura drenador-surtidor. Si se excede ste limite se destruir el dispositivo debido a la ruptura por avalancha del diodo interno (unin P-N sustrato fuente).

IDM: Esta es la corriente mxima que no debe ser excedida aun bajo condicin de operacin pulsante con el fin de evitar daos permanentes en los contactos hmicos del dispositivo.

Limite de disipacin de potencia en operacin pulsante y DC: Estos indican el mximo valor permisible del producto VDSx

iD indicados en el SOA para las

condiciones de operacin en corriente continua (DC) y operacin pulsante. Cada curva en el diagrama de SOA indica la duracin del pulso y el ciclo de servicio D. El exceso de ste limite causa que la temperatura de la unin se eleve por encima del lmite aceptable. Todos los lmites del SOA son especificados para una determinada temperatura de carcasa.

Adicionalmente son indicados otros parmetros importantes relacionados con el desempeo dinmico del MOSFET. Estos son:

Voltaje umbral de Puerta (VGS (th)): El MOSFET permanece en la regin de corte cuando el voltaje VGS esta por debajo de este valor. VGS(th) disminuye con el incremento de la temperatura de unin.

Resistencia drenador- fuente en estado de conduccin (rDS(on)): Representa la pendiente de la caracterstica iD VDS en la regin hmica. Este valor disminuye con el aumento de VGS y se incremente con el aumento de la temperatura de unin. rDS(on) determina las perdidas durante la conduccin del MOSFET.

Transconductancia directa (gfs): Esta es la razn entre iD y (VGS VGS(th)). En una aplicacin del MOSFET como conmutador, gfs determina el nivel de recorte del voltaje VGS afectando as la razn de cambio dVDS/dt y la duracin de los tiempos de apagado y entrada en conduccin (ton y toff).

Voltaje de ruptura puerta-fuente: Excediendo este limite se destruir la estructura de la puerta del MOSFET, debido a la ruptura del dielctrico de la capa de oxido de puerta. Es importante resaltar que este limite puede excederse aun por la deposicin de de carga esttica en el terminal de puerta. Por esto debe tomarse una precausion especial cuando se manipula el dispositivo.

Capacitancias de entrada, salida y de trasferencia inversa (Ciss, Coss y Crss): Los valores de estas capacitancias son especificadas para los voltaje VGS y VDS, as como la frecuencia a la que son medidas. Estas capacitancias son tiles para el diseo del circuito de manejo de puerta. (Ciss = CGS+CGD; Crss = CGD; Coss = CDS).

Tiempos de encendido (ton) y tiempo de apagado toff: Estos tiempos son definidos de acuerdo a la figura 2.25 como: ton: Suma del tiempo de retardo al encendido (tdon), medido entre el 10% del valor del voltaje VGS y el 90% del valor final del voltaje VDS y el tiempo de subida tr medido entre el 90% y el 10% del valor final del voltaje VDS. Se especifica el circuito y los parmetros de prueba. toff: Suma del tiempo de retardo al apagado (tdoff), medido entre el 90% del valor del voltaje VGS y el 10% del valor del voltaje VDS y el tiempo de cada (tf), medido entre el 10% y el 90% del valor final del voltaje VDS. Se especifica el circuito y los parmetros de prueba.

Tambin se proveen las caractersticas del diodo interno del MOSFET, estas son:

Voltaje de ruptura inverso: Igual que VDSS

Corriente continua en estado de conduccin (IS): Es el valor RMS de la corriente continua que puede fluir a travs del diodo.

Figura 2.25. Definicin de los tiempos de ton y toff de un MOSFET

Corriente pulsante en estado de conduccin (ISM): Es el mximo valor de corriente RMS permisible en estado de conduccin que puede circular por el diodo dada como una funcin de la duracin del pulso.

Cada de voltaje en directo (VF): Es dada como una funcin de la corriente directa instantnea que circula por el diodo.

Tiempo de recuperacin en inverso (trr) y corriente pico de recuperacin en inverso Reverse (Irr): Estos parmetros se especifican para la corriente en directo (iF) que circula por el diodo antes de iniciar la recuperacin y su taza de decrecimiento (diF/dt).

2.1.4. El transistor BJT de puerta aislada IGBT.

2.2.4.1 Introduccin

La introduccin del MOSFET de potencia se considera como el mayor atentado contra el BJT. Sin embargo las altas perdidas de conduccin del MOSFET inherentes a la alta resistencia durante la operacin en la regin hmica, en particular en los dispositivos fabricados para bloquear altos voltajes (> 500V). Esta dificultad restringi el uso de los MOSFET a aplicaciones de bajo voltaje y altas frecuencias (ej. SMPS) .

El descubrimiento del MOSFET no desplazo completamente el transistor BJT, y muchos investigadores comenzaron a buscar la posibilidad de combinar ambas tecnologas para lograr un dispositivo hibrido el cual tuviera una alta impedancia de entrada (como el MOSFET) y una baja cada de voltaje durante la conduccin (como el BJT). El primer paso fue manejar el circuito de base de un transistor BJT NPN (usado como salida) con un MOSFET conectado en configuracin Darlington. Sin embargo este enfoque requiri el uso de un MOSFET de alto voltaje con una capacidad considerable de corriente, debido a la baja ganancia de corriente del transistor BJT de salida. Adems en esta configuracin no existe camino para una corriente negativa de base, el tiempo de apagado del BJT se hacia muy grande. Otra alternativa fue desarrollada por la GE, en la que una estructura de puerta MOS fue

utilizada para disparar un tiristor. Sin embargo este dispositivo no reemplazo el BJT, ya que el terminal de puerta pierde el control del dispositivo, una vez que el tiristor se engancha. Despus de diversos intentos se concluy que el mejor resultado se obtendra al combinar ambas tecnologas a nivel de celdas integradas. Esto fue logrado por los Laboratorios de Investigacin de la GE y de la RCA con la introduccin del IGT y el dispositivo COMFET respectivamente. El IGT pas por muchos ciclos de mejora hasta resultar en el dispositivo moderno, denominado: Transistor BJT de Puerta Aislada (IGBT), que despus de 20 aos de consistente desempeo ha sido utilizado en las aplicaciones que requieren voltaje de bloqueo desde 1 KV a 8 KV y frecuencias medias (< 20kHz). El IGBT junto con el MOSFET (a bajos voltajes y alta frecuencia) han reemplazado completamente el BJT.

2.1.4.2 Caractersticas de construccin de un IGBT

La seccin vertical de una celda de un IGBT canal N, se muestra en la figura 2.26. La mayor diferencia con respecto a la estructura de la celda de un MOSFET consiste en la adicin de una capa de inyeccin P+. Esta capa forma una unin PN con la capa de drenador e inyecta portadores en ella. La capa de drenador puede poseer dos niveles de dopado. Una regin ligeramente dopada n denominada regin deriva de drenador, cuyo ancho y nivel de dopado define el voltaje de bloqueo en directo del dispositivo-

(determinado por el voltaje de ruptura en inverso de J2). Sin embargo esto no afecta la cada de voltaje en directo del IGBT debido a la modulacin de la conductividad. Esta forma de construccin del IGBT es denominada diseo Punch Trough (PT). En el PT IGBT, se introduce una capa buffer N entre el sustrato tipo P+ y la capa de deriva N de modo que toda la regin de deriva es agotada cuando el IGBT esta en el estado de bloqueo de voltaje, y la forma del campo elctrico dentro de la regin de deriva es rectangular. Debido a que la regin de deriva en la construccin PT es mas corta, se puede alcanzar un compromiso entre la cada en directo y el tiempo de apagado del IGBT. En el mercado se consiguen PT IGBT hasta los 1200 V.+

Figura 2.26. Seccin vertical de una celda de un PT IGBT

2.1.4.3 Principios de operacin del IGBT

Los principios de operacin de un IGBT se pueden explicar a partir de la estructura de la celda mostrada en la figura 2.26 y el circuito equivalente de la figura 2.25. Como se puede observar en la figura 2.26, la parte superior de la estructura del IGBT se comporta esencialmente como un MOSFET, entonces cuando el voltaje puerta emisor VGE es menor que el voltaje umbral no se forma la capa de inversin en la regin de sustrato tipo P y el dispositivo permanece en el estado de no conduccin. La mayora del voltaje en directo aplicado entre colector y emisor cae en la unin J2. En esta condicin, una corriente de fuga muy pequea fluye a travs del IGBT. En relacin al circuito equivalente de la figura 2.28, cuando el voltaje VGE es menor que el voltaje umbral el MOSFET, permanece en estado de no conduccin y por consiguiente el transistor de salida PNP tambin est en se estado. Cundo el voltaje VGE excede el voltaje umbral se forma la capa de inversin en la regin P debajo del oxido de puerta. Esta capa de inversin, denominada canal cortocircuita el emisor y la regin de deriva y se produce un flujo de corriente de electrones a travs del canal, desde el emisor a la capa de deriva (drenador del MOSFET). Este cambio causa una sustancial inyeccin de huecos desde la capa de inyeccin tipo P+ (colector del IGBT) a la regin de deriva. Una porcin de estos huecos se recombinan con los electrones que llegan a la regin de deriva a travs del canal. El resto de huecos cruzan la regin de deriva, alcanzan el sustrato P y son

colectados por la metalizacin de fuente. Este ultimo fenmeno de denomina modulacin de la conductividad de la regin de deriva.

2.1.4.4 Procesos de construccin del IGBT

Los IGBTs de alto voltaje son construidos mediante el proceso Non PunchThrough (NPT). El dispositivo se construye sobre un sustrato tipo oblea N, la cual sirve como regin de deriva y no existe la capa buffer N+ mostrada en la figura 2.26. Han sido reportados en la literatura, NPT IGBT experimentales hasta voltajes de bloqueo de 4 KV. Los NPT IGBTs son mas robustos que los PT IGBT particularmente bajo una condicin de cortocircuito, pero los PT IGBT poseen una cada de voltaje en directo mucho menor que los NPT IGBT. El resto de la construccin del IGBT es similar a la construccin del MOSFET vertical visto antes, incluyendo la estructura de puerta aislada, el sustrato o cuerpo (tipo p) y el emisor (tipo n+). Con el propsito de eliminar la accin de enganche del transistor parasito presente en la estructura del IGBT; el nivel de dopado y la geometra fsica del cuerpo tipo p es considerablemente diferente a la del MOSFET. Un gran nmero de celdas se realizan en una oblea y luego se conectan en paralelo para formar el dispositivo, reduciendo as la resistencia del sustrato p. Los PT IGBTs no pueden conectarse en paralelo fcilmente como los MOSFETs, debido al desbalance de la corriente durante la conduccin, causada por el coeficiente negativo de temperatura de VCE(sat) y las diferencias del tiempo de apagado (turn-off)

de los dispositivos conectados en paralelo. Los NPT IGBTs pueden ser conectados en paralelo gracias a que VCE(sat) posee coeficiente positivo de temperatura como en el caso de un MOSFET. La estructura y el circuito equivalente de un NPT IGBT se muestran en las figuras 2.27 y 2.28 respectivamente. Los principales elementos de esta estructura son:

El transistor bipolar PNP donde el emisor es la capa P+ (colector del IGBT), la base es la regin de deriva N , y la capa P es el colector;-

P+

Figura 2.27. Seccin vertical de una celda de un NPT IGBT

El transistor parasito NPN, donde el emisor es la fuente N+ (emisor del IGBT), la base es la capa P y el colector es la regin de deriva N ;-

Figura 2.28. Circuito equivalente de un NPT IGBT

Las dos resistencias, Rp y R(mod) que son la resistencia de la capa P debajo de la fuente y la resistencia modulada de la regin de deriva N ;-

El circuito de los dos transistores NPN y PNP, realimentados por sus bases, representa el modelo de un diodo de cuatro capas, denominado tiristor. Este es un dispositivo de realimentacin positiva, lo que significa que una vez puesto a conducir, no puede ser apagado a travs del terminal de control. Si ocurre esto, el IGBT se destruye debido al exceso de disipacin de potencia. Hay dos opciones para evitar el la falla por enganche del tiristor:

La primera opcin es reducir la resistencia de la capa P (Rp), mostrada en la figura 2.28, con el fin de mantener la veracidad de la siguiente desigualdad: (24)

De donde:

(25)

Donde: ICmax es la corriente de enganche del tiristor. La reduccin de Rp requiere una longitud pequea de la fuente y un dopado alto de la capa P. La tcnica de difusin P/P+ permite incrementar el nivel de dopado debajo de la fuente, manteniendo un adecuado nivel de dopado del canal en lnea con el voltaje umbral VGS(th). Una segunda opcin para reducir la corriente a travs de RP, es reducir la corriente de colector del transistor PNP, reduciendo su ganancia, sin embargo la ganancia de ste transistor determina el nivel de inyeccin de huecos y consecuentemente la modulacin de la resistividad de la regin de deriva N-; as el diseador del IGBT tiene que realizar un compromiso entre: una baja ganancia para cancelar la operacin

del tiristor o una ganancia alta para conseguir un voltaje en conduccin V CE(sat) bajo. Los IGBT modernos son probados para todas las aplicaciones prcticas, de manera que no ocurra el enganche del tiristor antes de ser colocados en el mercado.

La figura 2.29 muestra el circuito equivalente del IGBT, cuando el transistor NPN es cancelado tecnolgicamente (permanentemente en la regin de corte) y la resistencia RP es muy baja. El transistor PNP, que permanece en el modelo, es manejado por el MOSFET y la resistencia interna Rn(mod). El smbolo comnmente usado para el IGBT tambin se muestra en la figura 2.26.

j

j

Figura 2.29. Circuito equivalente simplificado y smbolo de un IGBT

La cada de voltaje total en el estado de conduccin del IGBT

tiene tres

componentes. La cada de voltaje en la unin emisor base del transistor de salida PNP (J1 en la figura 2.26), este voltaje sigue una relacin exponencial tpica de una unin

PN. El segundo componente se debe a la cada en la resistencia de la regin de deriva. Este componente en un IGBT es considerablemente bajo debido a la modulacin de la conductividad por la inyeccin de portadores minoritarios desde la capa de inyeccin (colector). Esta es la razn por la cual la cada de voltaje en conduccin de un IGBT es reducida en comparacin con un MOSFET de la misma capacidad de corriente y voltaje de bloqueo. El ultimo componente de la cada de voltaje en el IGBT es debida a la resistencia RDS(on) del MOSFET, que a diferencia del MOSFET con estructura VDMOS solo tiene como componente la resistencia del canal ubicado entre las dos capas N+ que constituyen el emisor del IGBT.

2.1.4.5 Caractersticas estticas del IGBT

La caracterstica Ic vs VCE de un IGBT canal N se muestra en la figura 2.30. Estas caractersticas son similares a las caractersticas de un transistor BJT excepto que el parmetro de control no es la corriente de base, si no el voltaje puerta emisor VGE.

Figura 2.30. Caractersticas de salida del IGBT

Cuando el voltaje puerta emisor esta por debajo del voltaje umbral solo la corriente de fuga fluye a travs del colector y el voltaje VCE es igual al voltaje de la fuente VCC mostrada en el circuito de la figura (el IGBT opera en el punto C de las caractersticas). En esta condicin se dice que el dispositivo opera en la regin de corte. El mximo voltaje en directo que el dispositivo puede sostener en este modo (sealado como VCES en la figura 2.30) es determinado por el voltaje de ruptura por avalancha de la unin sustrato drenador (J2 en la figura 2.26). A diferencia del BJT, este voltaje es independiente de la corriente de colector como se muestra en la figura 2.30. Los IGBTs diseados con la tecnologa NPT pueden bloquear un voltaje inverso mximo indicado en la caracterstica como VRM , e igual a VCES, en el modo de corte.

Sin embargo los IGBTs PT este voltaje de bloque inverso es muy bajo (solo unos 10V), debido a la presencia de la capa buffer n+ altamente dopada.

Figura 2.31. Caractersticas de transferencia del IGBT

Cuando el voltaje VGE se incremente mas all del voltaje umbral el IGBT pasa a operar en la regin activa. En este modo de operacin, la corriente de colector es determinada por la caracterstica de transferencia mostrada en la figura 2.31. Esta caracterstica es cuantitativamente similar a la del MOSFET de potencia y es

razonablemente lineal en casi todo el rango de la corriente de colector. La razn de IC a (VGE-VGEth) se denomina la transconductancia directa (gfs) del IGBT, y es un parmetro importante para el diseo del circuito de manejo de puerta. Por otro lado el voltaje VCE es determinado por la lnea de carga ABC mostrada en la figura 2.30.

Cuando el voltaje VGE es incrementado adicionalmente para una resistencia de carga (RL) dada, VCE decrece. En el punto en que VCE disminuye por debajo de (VGEVGEth) el MOSFET del IGBT entra en la regin hmica y lleva el transistor de salida PNP a la regin de saturacin. En esta condicin se dice que el dispositivo opera en el modo de saturacin y la cada de voltaje VCE permanece casi constante reducindose muy poco con el incremento de VGE. En aplicaciones de electrnica de potencia un IGBT opera alternativamente en la regin de corte o la regin de saturacin de las caractersticas de salida. Como en la regin de saturacin VCE disminuye con el aumento de VGE, es apropiado usar el valor mximo permisible de VGEmax. Este valor de VGE es limitado por la mxima corriente de colector que puede fluir por el dispositivo sin que se produzca el fenmeno de enganche esttico discutido antes. La limitacin de VGE ayuda tambin a limitar la corriente de falla a travs del IGBT. Si ocurre una falla de corto circuito en la carga R L, la recta de carga bajo condicin de cortocircuito es la lnea CF sealada en la figura 2.30. Limitando VGE al valor de VGE6 se restringe la corriente de falla al punto de operacin F indicado en la figura 2.30. Muchos IGBT se disean para soportar esta corriente de falla durante unos pocos microsegundos dentro de los cuales el dispositivo debe ser apagado, para prevenir su destruccin. Es importante resaltar que un IGBT no presenta la falla segunda avalancha como un BJT, ya que en un IGBT la mayora de la corriente de colector fluye a travs del MOSFET con coeficiente de temperatura positivo. El coeficiente de temperatura

efectivo de VCE en un IGBT es ligeramente positivo, lo que previene la falla por segunda ruptura y facilita la conexin en paralelo de IGBTs.

2.1.4.6 Caractersticas de conmutacin del IGBT

Las caractersticas de conmutacin del IGBT se analizaran a partir del circuito de la figura 2.32 (a). El circuito de la figura 2.32 (b) se utilizara para describir las formas de onda de durante la conmutacin.

(a) Figura 2.32. Conmutacin de carga inductiva mediante un IGBT. (a) Circuito. (b) Modelo del IGBT

(b)

Las formas de onda durante la conmutacin de un IGBT son, en muchos aspectos, similares a las del MOSFET de potencia. Esta similitud se debe a que la etapa de entrada de un IGBT es un MOSFET, como se muestra en la figura 2. 31 (b). Adems

en los IGBT modernos la mayor proporcin de corriente total que fluye entre colector y emisor pasa por el MOSFET. Entonces las formas de onda de voltaje y corriente durante la conmutacin poseen una gran similitud con las del MOSFET. Sin embargo el transistor de salida PNP tiene un significante efecto en las caractersticas de conmutacin del dispositivo, sobre todo durante el apagado (tur off). Otra diferencia importante son los requerimientos del circuito que maneja la puerta; ya que para evitar el fenmeno de enganche dinmico, el voltaje VGE debe mantenerse a un valor negativo cuando el IGBT permanece en el estado de apagado.

Las formas de onda durante la conmutacin de un IGBT se muestran en la figura 2.33. Para llevar el IGBT a conduccin se cambia el voltaje de control VGG de -VGGoff a +VGGon. El voltaje VGE crece exponencialmente hacia VGGon con una constante de tiempo 1. Ya que para este intervalo, el voltaje VDS del MOSFET del IGBT es grande, la capacitancia puerta drenador CGD posee su valor mas bajo CGD1. La corriente de colector IC no comienza a incrementarse hasta que el voltaje VGE no alcanza el voltaje umbral VGEth. Mas tarde la corriente IC se incrementa siguiendo la caracterstica de trasferencia del dispositivo, hasta que el voltaje VGE alcanza el voltaje Vplat (correspondiente al valor IL de IC) sealado en la figura 2.33. Este intervalo de tiempo se denomina tiempo de subida de la corriente (tr). Despus que IC alcanza el valor constante IL, VGE es limitado al valor constante Vplat, tal como ocurre en un MOSFET de potencia. VCE comienza a caer durante este intervalo. Primero cae rpidamente durante el intervalo tfv1 y despus cae mas lentamente durante el

intervalo tfv2 Existen dos factores que contribuyen a la cada lenta de VCE durante tfv2. Primero la capacitancia CGD de la porcin del MOSFET del IGBT, cuando el voltaje VCE es bajo. Segundo la porcin del transistor de salida PNP del IGBT atraviesa la regin activa para ir a su estado de conduccin ms lento que la porcin del MOSFET del IGBT. Cuando el transistor PNP opera en el modo de saturacin, despus del intervalo tfv2, el voltaje en conduccin del IGBT se establece en el valor VCEsat, y as finaliza el proceso de la entrada en conduccin del dispositivo.

Figura 2.33. Formas de onda durante la conmutacin de un IGBT

El proceso de apagado (turn off) del IGBT sigue una secuencia inversa al proceso de encendido, con una diferencia marcada. Una ves que el voltaje VGE esta por debajo del voltaje umbral VGEth, la porcin del MOSFET del IGBT se apaga. Durante este periodo (tfi1) la corriente de colector IC cae rpidamente. Sin embargo cuando el MOSFET se apaga, una cantidad de corriente contina fluyendo a travs del transistor PNP debida a la carga almacenada en su base. Ya que no existe voltaje inverso aplicado a los terminales C-E del IGBT que debera generar una corriente negativa en el colector, no existe la posibilidad de remover la carga almacenada, removiendo los portadores de carga fuera de la base. La nica manera de remover este exceso de portadores es por recombinacin dentro del IGBT. Durante el periodo (tfi2) esta corriente remanente en el IGBT decae relativamente lento formando lo que se conoce como corriente de cola. Largos intervalos de tfi2 son indeseables debido a la disipacin de potencia durante este intervalo, ya que el valor de VCE es mximo durante este intervalo. El intervalo tfi2 puede ser reducido reduciendo el tiempo de vida del exceso de portadores en la base del transistor PNP. Sin embargo. Sin embargo, en este proceso, aumentan las perdidas durante la conduccin. Los IGBT prcticos se fabrican con una razonable solucin de compromiso para lograr reducir las perdidas totales.

El circuito manejador de puerta de un IGBT debe permitir una rpida y confiable conmutacin del dispositivo, en particular ste debera:

Aplicar el voltaje mximo permisible VGE durante el intervalo de

conduccin. Aplicar un voltaje negativo (VGGoff) durante el intervalo de apagado. Controlar de la razn de cambio de corriente de colector (dIC/dt) durante la

entrada a conduccin y el apagado para evitar la excesiva interferencia electromagntica (EMI) Controlar de la razn de cambio del voltaje VCE (dVCE/dt) durante la

conmutacin para evitar el enganche dinmico del IGBT. Minimizar las perdidas de conmutacin. Proveer proteccin contra fallas por cortocircuito.

La figura 2.34 muestra un circuito simple para manejo de puerta de un IGBT. La seal lgica de control de puerta es primeramente aislada elctricamente mediante un

Figura 2.34. Circuito manejador de puerta de un IGBT

opto acoplador y luego alimentada a un comparador de nivel. Esta etapa convierte la seal de salida unipolar del opto acoplador (normalmente positiva) en una seal bipolar (VGG), compatible con los niveles de voltaje requeridos para el manejo de puerta del IGBT. La salida del comparador alimenta la etapa del amplificador de corriente totem pole el cual maneja el IGBT. El circuito equivalente del circuito manejador se muestra en la figura 2.35. Si VCC > VGG, los transistores Q1 y Q2 operan en la regin activa y las ganancias de corriente en DC 1 y 2 pueden utilizarse para el anlisis del circuito. Este circuito equivalente junto con el modelo de la porcin del MOSFET del IGBT puede ser utilizado para analizar el desempeo de la conmutacin del IGBT. Al contrario, para una especificacin de desempeo de la conmutacin se puede disear un apropiado circuito de manejo de puerta para el IGBT.

Figura 2.35. Circuito equivalente del manejador de puerta de un IGBT

El enganche esttico ocurre cuando la corriente en estado de conduccin excede el valor critico ICmax, dada en la ecuacin (24), sin embargo en condiciones dinmicas,

cuando el IGBT es conmutado desde el estado de conduccin al estado de apagado, el IGBT puede engancharse a un valor de corriente menor que ste valor critico. Durante el apagado, el voltaje VDS en la porcin del MOSFET, se incrementa rpidamente. Este voltaje es bloqueado por la unin J2 (unin sustrato-drenador). Para bloquear el voltaje rpidamente el ancho de la regin de deflexin en la capa de deriva tambin se incrementa rpidamente, este incremento rpido del ancho de la regin de deflexin incrementa temporalmente la ganancia de corriente del transistor PNP (modulacin de la anchura de la base del transistor) y causa el enganche del dispositivo a una corriente de colector mas baja que el valor necesario para producir el enganche esttico.

2.1.4.7 Rangos y rea de operacin segura del IGBT.

Voltaje mximo colector-emisor (VCES): Este rango no debe ser excedido aun bajo condiciones instantneas y as prevenir la ruptura por avalancha de la unin PN drenador-sustrato. Este rango se especifica para un voltaje VGE negativo o una resistencia especificada conectada entre puerta y emisor.

Corriente mxima continua de colector (IC): Mxima corriente DC de colector que el IGBT puede conducir durante el estado de conduccin. Este rango se especifica para una temperatura de carcasa dada. El fabricante suministra tambin las curvas de degradacin para otros casos de temperatura.

Corriente mxima pulsante de colector (ICM): Es el mximo pico de corriente de colector permisible que puede fluir a travs de la conexin de colector bajo condicin de corriente pulsante. El ancho y espacio de los pulsos pueden obtenerse del

diagrama del rea de operacin segura. (SOA). Esta corriente es limitada por un mximo voltaje VGE especificado

Maximo voltaje puerta emisor (VGES): Mxima magnitud de voltaje puerta emisor (de polaridad positiva y negativa) con el fin de:

Prevenir la ruptura de la capa aislante de oxido de puerta.. Restringir la corriente ICM.

Corriente de fuga de colector. (ICES): Corriente de fuga por el colector durante el estado de apagado del IGBT especificada a una temperatura dada. Usualmente se especifica a VGE = 0V y VCE = VCES.

Voltaje de saturacin colector emisor. (VCE(sat)): Se especifica para una temperatura de unin, una corriente de colector y un valor de voltaje VGE. Para mayor detalle de este rango, el fabricante suministra una expansin de las caractersticas de salida en una zona cercana a la regin de saturacin.

Voltaje umbral puerta emisor (VGE(th)): Valor del voltaje VGE, medido a una corriente de colector y voltaje colector-emisor bajos.

Forward Transconductance (gfs): Cociente entre la variacin de corriente de colector y voltaje puerta-emisor, medida a un bajo valor de VCE. Para mas detalles el fabricante suministra la caracterstica de trasferencia IC vs VGE.

Capacitancias de entrada, salida y de transferencia. (Cies, Coes y Cres): Estas son la capacitancia puerta-emisor, colector-emisor y puerta colector del dispositivo. La variacin de estas capacitancias en funcin del voltaje VCE, tambin son provistas por el fabricante.

Tiempos de conmutacin (td(on) tr, td(off) y tf): Estos tiempos se especifican para la conmutacin de una carga inductiva. El fabricante suministra las curvas de estos tiempos en funcin de la resistencia de puerta y la corriente de colector para una temperatura de unin dada. Adicionalmente las prdidas de energa durante el encendido y el apagado, tambin son especificadas.

Mxima disipacin de potencia total (Ptot): Mxima perdida de potencia total (en conduccin y durante la conmutacin) permisible en el dispositivo a una temperatura de carcasa dada. Las curvas de degradacin de potencia, tambin se especifican para otros valores de temperatura.

El IGBT posee una rea de operacin segura (SOA) robusta durante el apagado y el encendido. La figura 2.36 muestra la FBSOA, ac el lado izquierdo es restringido por la caracterstica de la cada de voltaje en directo, a corriente de colector DC mxima, este voltaje permanece aproximadamente constante y a un valor bajo. Sin embargo a la corriente ICM este voltaje comienza a incrementarse cuando el IGBT inicia la entrada en la regin activa. Por la parte superior la FBSOA es restringida por ICM. Los otros dos lmites son establecidos por el lmite de mxima disipacin de potencia y el lmite del mximo voltaje en directo. Como en otros dispositivos de potencia el lmite de mxima disipacin de potencia se incrementa con la reduccin de la duracin del ancho del pulso. .

(a)

(b)

Figura 2.36. rea de operacin segura de un IGBT. (a) FBSOA (b) RBSOA

La RBSOA es rectangular para valores bajos de la razn de cambio de VCE (dVCE/dt). Sin embargo cuando se incrementa dVCE/dt la esquina superior derecha del RBSOA se recorta progresivamente. La razn de esta restriccin es evitar el enganche dinmico del dispositivo. El diseador puede controlar la dVCE/dt seleccionando unos valores apropiados de VGG y la resistencia de puerta RG.