8/18/2019 Virtualizacion y Arquitecturas Paralelas

1/5

ARQUITECTURA DE COMPUTADORAS

Virtualización

Es la creación a través de software de una versión virtual de al!nrecurso tecnolóico" co#o $uede ser una $latafor#a de %ardware" unsiste#a o$erativo" un dis$ositivo de al#acena#iento u otros recursosde red&

 Ti$os de virtuali'ación

• E#ulaciónSe e#ula un ti$o de ar(uitectura en otra )PearPC" PPC" S#artP%one*

• +ativa )o total*

,a #-(uina virtual e#ula una cantidad su.ciente de %ardware co#o$ara (ue #uc%as instancias de un SO no #odi.cado funcionenconcurrente#ente

• Para/virtuali'ación,a #a(uina virtual )%0$ervisor* no necesaria#ente se e#ula el%ardware" sino (ue en su luar )o ade#-s* ofrece una serie de APIs aun SO conveniente #odi.cado $ara utili'arlas )%0$ercalls*

• 1irtuali'ación a nivel de Siste#a O$erativo,os SO 2uests3 co#$arten el #is#o 4ernel (ue el SO 2%ost3cre-ndose diferentes instancias del #is#o SO inde$endientes entre

si& • 1irtuali'ación de a$licaciones,as a$licaciones $oseen su $ro$io entorno virtuali'ado con todo lonecesario $ara e5ecutarse so6re un servidor o un cliente )reistro"siste#a de arc%ivos" li6rer7as etc&*

Dise8o del %0$ervisor

Aisla#iento Seuridad Rendi#iento

1irtuali'ación asistida $or %ardware Si#$licidad

Caracter7sticas de la virtuali'ación

o Pocas o ninuna li#itación a la %ora de virtuali'ar wor4loads&o Particiones %i5as tanto de 9:/6it );/6it );=>*o ?9:@ de #e#oria en #-(uinas virtualeso Ma(uinas 1irtuales SMP con :B>B

8/18/2019 Virtualizacion y Arquitecturas Paralelas

2/5

o +etwor4in ro6usto

• So$orte de 1,A+" +AT" Quarantine

• Arear +ICs a las 1M en calienteo So$orte de Server Core3 co#o $artición 2$adre3

• Menor su$er.cie de ata(ue

• Menores recursos consu#idos

o Interación con $ol7ticas de ru$oo Interfa' de Scri$tino Monitori'ación de estado de saludo Contadores de utili'ación )Uso de recursos FFF*o So$orte a SO 2uests3 de otros fa6ricanteso Cone;ión en caliente de casi cual(uier ti$o de al#acena#iento

a las 1Mo Posi6ilidad de sacar Sna$s%ots de las #-(uinas virtualeso Control Ge;i6le de recursos

• Posi6ilidad de esta6lecer niveles #7ni#os 0#-;i#os de los recursos de CPU 0 red&

o Mani$ulación OHine del virtual %ard dis4 )&v%d*

Alcances de la virtuali'ación

• Infraestructurao Ailidado Me5or utili'ación de los recursoso Cola6oración I1s $ara #e5or rendi#iento

• A$licacioneso Acelerar los des$lieueso Reducir costes de so$orteo acer las a$licaciones de los servicios din-#icos

• Ad#inistracióno Jacilitar la consolidacióno Me5or utili'ación de los recursos de estióno ,i6erar de costes a los de$arta#entos de TI

• Intero$era6ilidado So$orte de escenarios %eteroéneoso Jor#ato v%d a6iertoo Cola6oración de IS1s

• ,icenciao ,icencias #-s Ge;i6les" 6arato 0 si#$li.cado

Arquitecturas Paralelas

Objetivo: ,orar co#$utadoras con alto $erfo#ance&

8/18/2019 Virtualizacion y Arquitecturas Paralelas

3/5

Puntos a considerar: Tecnolo7as de circuitos #-s velo'" randescac%es" 6uses r-$ido 0 #!lti$les" $i$elin"" #e5oras en ar(uitecturassu$erescalares&Defnición: Ar(uitectura con varios CPUKs (ue e5ecutan $rora#as(ue resuelven una cierta a$licación&

Organización de las arquitecturas: n!#ero 0 co#$le5idad de$rocesadores" recursos co#unes )#e#oria co#$artida*" to$olo7a deintercone;ión" $erfor#ance de la red de intercone;ión" dis$ositivosIBO&

Clasifcación según Flynn&/ Sinle instruction sinle data strea# )SISD* BB Instrucción !nica!nico Gu5o de datos&:&/ SIMD )Si#$le instrucción #!lti$le data*

:&& Con #e#oria co#$artida:&:& Sin #e#oria co#$artida

9&/ MIMD )M!lti$le instrucción #!lti$le data*9&& Con #e#oria co#$artida9&:& Sin #e#oria co#$artida

Visión en conjunto de la arquitectura/Serial/Procesadores vectoriales/Me#oria co#$artida

!"P!y#etric "ultri$rocessor•

 Ta#6ién lla#ado S%ared Me#or0 #ultiProcessor• Cada $rocesador tiene $ro$ia cac%e" $ero co#$arte

#e#oria lo6al• Cada $rocesador esta 2e(ui/distante3 de la #e#or0• Uses a 6us co#$artido o una intecone;ión cross6ar&• +u#ero de $rocesadores esta entre : to =>• Siste#as 9:/6it and =>/6it• Me#oria )9: @0tes*

Ventajas• Jacil $ara $rora#ar / cada $rocesador $uede

accessar toda la #e#oria• uena $erfor#ance• @ran cac%es a0uda a reducir de#anda de anc%o de

6anda• $ortin tools )serial/?SMP*• Un incre#ento de #e5ora en la $erfor#ance se da

so6re arc%itectures serialesDesventajas

• Pro6le#as de intercone;ión• Para 6uena $erfor#ance" #antener las cac%es

consistentes lo (ue i#$lica #e5oras en el %ardware

/cc/+UMA/Me#oria re$artida

8/18/2019 Virtualizacion y Arquitecturas Paralelas

4/5

"PP %"assive Parallel Processor• Jor#a de co#unicaciLn 6asada en Paso de Mensa5es• Puede ser co#o siste#a cc/+UMA (ue tiene CPU" local #e#or0"

interface de red 0 switc% de red• ,a co#unicacion es a nivel de IBO level en siste#a

MPP)MultiProcess Paralell* 0 cc/+UMA s0ste#• ,a co#unicacion es a traves de li6rara o lla#adas a siste#a• +o %a0 #e#oria co%erente de cac%e

/eowulf Clusters/06rids

Procesadores "ulticore• "ulticore (uiere decirN

Un dis$ositivo con dos o #as CPU core Co#$artición co%erente de un es$acio de #e#oria&

• &ay arquitecturas con #ulti$les cores' $ero no $uedenser lla#ados #ulticore  C%i$s de #!lti$les CPU sin #e#oria co#$artida

co%erente  (P(P)s )Unidades de $roc&@ra.co de $ro$ósitos

enerales*  "PPAs )Arrelo de Procesadores Paralelos

#asiva#ente*

"ulticores actualeso ,os CPUs #ulticoreo ,os #ulticore ;

8/18/2019 Virtualizacion y Arquitecturas Paralelas

5/5

o  Perfor#ance 0 costos altos&o  Costo au#enta con el n!#ero de nodos&o   cone;iones entre los nodos&

• arras cru'adaso ,os $untos de cruce son din-#icos&o  Cual(uier nodo se conecta con otro&o  Est-tica#ente $ocas cone;iones $ero 6astantes switc%s&o  @ran n!#ero de co#unicaciones $aralelas se e5ecutan&

• Mes%o Son #-s 6aratas (ue la #allao  Proveen relativa#ente 6uena $erfor#anceo  Para co#unicarse entre dos nodos" se rutea

necesaria#ente en #-;i#o :)n/* nodos inter#edios enred Mes% nn

o  E;isten i#$le#entaciones de redes ti$o Mes% de tresdi#ensiones

• 0$ercu6oo   :n nodos se arrelan en cu6o de n di#ensiones&o   Cada uno conectado a sus vecinos&o   Trans#isión entre nodos $or ruteo )#-;i#o n

inter#edios*&o 9: cone;iones entre los nodos&

Procesadores vectoriales

•  +o son Procesadores Paralelos o varios c$uKs en $aralelo&

•  Son $rocesadores SISD con Instr& 1ectoriales 0 $i$elines&

•  Usan Reistros 1ector de => o :< $ala6ras&

•  Per#ite o$eraciones vectoriales a nivel de #-(uina&