Von Neumann arquitectura
-
Upload
rafael-zuniga -
Category
Documents
-
view
215 -
download
0
description
Transcript of Von Neumann arquitectura
• En un proyecto importante Howard Aiken de la Universidad de Harvard desarrollo la computadora electromecánica MARK-I
• Mark-I fue precedida por Mark-II realizada con relevadores. Después realizó Mark-III y Mark IV realizadas con tubos.
• Estas computadoras tenían las memorias separadas para datos como para las instrucciones.
• Por tanto la arquitectura Harvard es conocida como aquella que tiene memoria separada para datos y programa .
2
Arquitectura Harvard
Arquitectura von Neumann
• De lo indicado, en el computador se trabaja sobre
el resultado de la interacción entre el Hardware y
el software.
Computador
Hardware Software+
Arquitectura von Neumann
• La arquitectura Von Neumann se refiere a las arquitecturas
de computadoras que utilizan el mismo dispositivo de
almacenamiento tanto para las intrucciones como para los
datos . El término se acuñó en el documento First Draft of a
Report on the EDVAC (1945), escrito por el conocido
matemático John von Neumann, que propuso el concepto de
programa almacenado.
• El concepto central en la Arquitectura Von Neumann es el de
programa almacenado, según el cual las instrucciones y los
datos tenían que almacenarse juntos en un medio común y
uniforme, en vez de separados, como hasta entonces se hacía.
Neumann vs Harvard
NEUMANN
• Una sola memoria principal para instrucciones y datos
• Un solo bus de datos que transfiere tanto datos como instrucciones
• Las instrucciones y datos no pueden ser procesadas al mismo tiempo
• La velocidad de procesamiento es mucho mayor que la velocidad de acceso a una sola memoria
• El procesador tiene una complejidad baja
HARVARD
• Memoria separada para instrucciones y datos
• Dos o mas buses, lo cual permite la transferencia simultanea de datos y programa
• La arquitectura es mas rápida porque permite el acceso simultaneo a instrucciones y datos
• La complejidad del sistema aumenta debido a la inclusión de rutas separadas para datos e instrucciones
6
Las partes de una arquitectura Von Neumann son cinco:
La unidad aritmético-lógica o ALU,.- que opera datos binarios.
la unidad de control.-, que interpreta y provoca la ejecución de instrucciones
la memoria.-, que almacena datos como instrucciones.,
un dispositivo de entrada/salida.- controlados por la unidad de control.
y el bus de datos.- que proporciona los medios de transporte de los datos entre las
distintas partes.
Arquitectura von Neumann
Präsentat
ion
Los registros de la máquina
• Set of registers (storage in CPU)
– Memory Buffer Register (MBR)
– Memory Address Register (MAR)
– Instruction Register (IR)
– Instruction Buffer Register (IBR)
– Program Counter (PC)
– Accumulator (AC)
– Multiplier Quotient (MQ)
Präsentat
ion
Máquina von Neumann
Detalles de la estructura
máquina Von Neumann
(CC)
MBR:
Memory Buffer Register
Contiene una palabra que debe
ser almacenada en la memoria, o
es usado para recibir una palabra
procedente de la memoria.
MAR:
Memory Adress Register
Especifica la dirección en
memoria de la palabra que va a
ser escrita o leída en MBR.
IR:
Instruction Register
Contiene los 8 bits del código de
operación de la instrucción que se
va a ejecutar.
IBR:
Instruction Buffer Register
Empleado para almacenar
temporalmente la instrucción
contenida en la parte derecha de
una palabra en memoria.
PC:
Program Counter
Contiene la dirección de la próxima
pareja de instrucciones que van a
ser captadas de la memoria.
AC y MQ:
Accumulator y Multiplier
Quotient
Se emplean para almacenar
operandos y resultados de
operaciones de la ALU
temporalmente. Por ejemplo, el
resultado de multiplicar dos
números de 40 bits es un número
de 80 bits; los 40 bits más
significativos se almacenan en AC
y los menos significativos se
almacenan en MQ.
Präsentat
ion
Máquina von NeumannPrincipios:
1. Los datos y las instrucciones se almacenan en una sola
memoria de lectura-escritura.
2. Los contenidos de esta memoria se direccionan indicando
su posición, sin considera el tipo del de dato contenido en la
misma.
3. La ejecución se produce siguiendo una secuencia de
instrucción tras instrucción (a no se que dicha secuencia se
modifique explícitamente).
Marzo 2008 Diapositiva 11
La CPU de von Neumann
Arithmetic
Logic
Circuits
AC
Control Circuits
PC IRAR
DR
Main
Memory
C0
C1
C2
C12
Flags
...Devices
ALU:
Arithmetic
Logic
Unit
Control
Unit
Registros
del
Procesad
or
Bus de
control
Bus de
direcciones
Bus de
datos
Marzo 2008 Diapositiva 12
Ciclo de instrucción
PROCESA
BEGIN
CPU
ACTIVA?
{DR M(AR)}
AR DR(ADR)
READ M
AC DR
AC=0AR DR(ADR) AR DR(ADR) AR DR(ADR)
DR AC
WRITE M
READ M READ M
AC AC + DR AC AC ^ DR PC DR(ADR) AC SHIFT AC
RSHIFTCOMPJmZJMPANDADDSTRLD
SI
FINNO
SI
AC
DECODIFICACION
FETCH DE
OPERANDO
AR PC
READ M
PC PC + 1
IR DR(OPCODE)
DECODE OPCODE
NO
FETCH
INSTRUCCION
0
1, 2
3
4
5, 6
7
4
5
6, 7
5, 6
7
4 4
7
5, 6
7 7 7