8/17/2019 Aula 8 - Portas Lógicas CMOS
1/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
1
Portas Lógicas CMOS
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
2
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas
3
Como construir uma porta lógica?
Analogia
Fonte
Registros (chaves)
Se A = aberto E B = aberto
C = águaSenão
C = sem água
Porta E
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas
4
Como construir uma porta lógica?
Analogia
Porta OU
8/17/2019 Aula 8 - Portas Lógicas CMOS
2/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
5
nMOS
pMOS
Transistor de comando ou abaixador
(Pull – down)
Transistor de carga ou elevador
(Pull – up)
EE610
Aula 8 – Portas Lógicas CMOS
PDN: Off
PUN: Off
Portas Lógicas CMOS
6
Representação de um inversor com três entradas.
VI = VDD
Vo = 0V
VI = 0V
Vo = VDD
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
7
Exemplos de redes PDN
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
8
Exemplos de redes PUN
8/17/2019 Aula 8 - Portas Lógicas CMOS
3/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
9
PDN PUN
Sistemas PDN e PUN utilizam transistores em:
Paralelo para funções OR;
Y = 0
Y = VDD
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
10
Y = 0
Y = VDD
Sistemas PDN e PUN utilizam transistores em:
Série para funções AND.
PDN PUN
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
11
Junte as redes PDN e PUN para formar uma porta...NOR
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
12
CMOS NOR de duas entradas
A B Y
0 0 VDD
0 VDD 0
VDD 0 0
VDD VDD 0
Vamos avaliar?
8/17/2019 Aula 8 - Portas Lógicas CMOS
4/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
13
A0
B0
YVDD
CMOS NOR de duas entradas
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
14
A0
BVDD
Y0
CMOS NOR de duas entradas
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
15
A
VDD
B
0
Y
0
CMOS NOR de duas entradas
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
16
A
VDD
B
VDD
Y
0
CMOS NOR de duas entradas
8/17/2019 Aula 8 - Portas Lógicas CMOS
5/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
17
A B Y
0 0 1
0 1 0
1 0 0
1 1 0
CMOS NOR de duas entradas
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
18
CMOS NAND de duas entradas
A B Y
0 0 VDD
0 VDD VDD
VDD
0 VDD
VDD
VDD
0
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
19
A
0
B
0
Y
VDD
CMOS NAND de duas entradas
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
20
A
0
B
VDD
Y
VDD
CMOS NAND de duas entradas
8/17/2019 Aula 8 - Portas Lógicas CMOS
6/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
21
A
VDD
B
0
Y
VDD
CMOS NAND de duas entradas
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
22
A
VDD
B
VDD
Y
0
CMOS NAND de duas entradas
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
23
A B Y
0 0 10 1 1
1 0 1
1 1 0
CMOS NAND de duas entradas
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
24
Portas lógicas só de duas entradas?
NOR de 2 entradas NOR de 4 entradas
8/17/2019 Aula 8 - Portas Lógicas CMOS
7/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
25
O bloco PDN pode ser, na maioria
das vezes, construído a partir da
expressão de como função das
variáveis de entrada não negadas.Y
Caso contrário, é necessária a utilização
de inversores adicionais.
PDN
Obtenção de PDN e PUN
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
26
O bloco PUN pode ser construído a
partir da expressão Y como função
das variáveis de entrada negadas.
Obtenção de PDN e PUN
PUN
Caso contrário, é necessária a utilização
de inversores adicionais.
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
27
O bloco PDN pode ser obtido a
partir do bloco PUN e (vice-versa)
usando a propriedade da dualidade.
Obtenção de PDN e PUN
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
28
Portas Complexas: Obtenção dos blocos PDN e PUN
Exemplo 1: Encontrar os blocos PDN e PUN a partir de umaexpressão booleana:
8/17/2019 Aula 8 - Portas Lógicas CMOS
8/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
29
Portas Complexas: Obtenção de PDN
Encontrar o bloco PDN a partir de uma expressão booleana:
PDN: como função das variáveis de entrada não negadas.Y
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
30
Portas Complexas: Obtenção de PDN
Encontrar o bloco PDN a partir de uma expressão booleana:
PDN: como função das variáveis de entrada não negadas.Y
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
31
Portas Complexas: Obtenção de PUN
( )
( ) DC B AY CD B AY
CD B AY
CD B AY
++=
+=
++=
+=
Encontrar o bloco PUN a partir de uma expressão booleana:
DeMorgan
PUN: Y como função das variáveis de entrada negadas.
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
32
Portas Complexas: Obtenção de PUN
Encontrar o bloco PUN a partir de uma expressão booleana:
PUN: Y como função das variáveis de entrada negadas.
8/17/2019 Aula 8 - Portas Lógicas CMOS
9/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
33
Portas Complexas: Obtenção de PUN
Encontrar o bloco PUN a partir de uma expressão booleana:
PUN: Y como função das variáveis de entrada negadas.
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
34
Portas Complexas: Resultado Final
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
35
Portas Complexas: Obtenção dos blocos PDN e PUN
B BY +=
PUN: Y como função das variáveis de entrada negadas.
PDN: como função das variáveis de entrada não negadas.Y
Exemplo 2: Encontrar os blocos PDN e PUN a partir de umaexpressão booleana:
?
?
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
36
CMOS XOR (exclusivo OU)
Note que a saída Y não é função somente de variáveis negadas,
então, será necessário adicionar portas inversoras para
completar o bloco PDN.
B BY +=
8/17/2019 Aula 8 - Portas Lógicas CMOS
10/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
37
BY +=
CMOS XOR - PUN
Nota-se a necessidade dautilização de inversores
adicionais.
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
38
Para construir o bloco PDN, basta obter um “bloco dual” do bloco PUN.Ou usar DeMorgan
CMOS XOR - PDN
B BY +=
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
39
BY +=
Note que a porta XOR de 2 entradas requer pelo menos 12 transistores (8 transistores +2 inversores CMOS), o que aumenta acomplexidade e o tamanho do circuito.
CMOS XOR
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
40
Dimensionamento dos transistores
É necessário o dimensionamento dos transistores utilizados no circuito para que as portas tenham capacidades idênticas de fornecer corrente
Usando (W/L) p= p e (W/L)
n= n;
...do inversor básico sabemos: p = ( n / P )n.
E sabendo que a obtenção da razão (W/L)eq está associada ao fato deque a resistência equivalente dos transistores é inversamente proporcional ao (W/L)
8/17/2019 Aula 8 - Portas Lógicas CMOS
11/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
41
Para MOSFET’s conectados em série:
Dimensionamento dos transistores
Série
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
42
Analogamente, para MOSFET’s em paralelo:
Paralelo
2 MOSFET idênticos com W/L=4:
Série: (W/L)eq = 2 Paralelo: (W/L)eq = 8
Dimensionamento dos transistores
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
43
O “pior caso” (menor corrente) para PDN é
quando somente 1 nMOS está conduzindo.
Então, devemos tomar W/L de cada nMOSigual ao W/L deste “pior caso”, ou seja,
(W/L)eq = n.
Dimensionamento dos transistores
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
44
Já para o bloco PUN é quando os 4 pMOS em
estão em série (maior resistência). Logo, cada
pMOS deve ter:(W/L) = 4p.
Dimensionamento dos transistores
Lembrando que p = ( n / P )n.
8/17/2019 Aula 8 - Portas Lógicas CMOS
12/12
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
45
Ex.1: Calcule os valores de W/L para os transistores do circuito ao lado.Considere n = 1.5, p = 5 e L = 0 . 2 5 µm.
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
46
Ex.1: Calcule os valores de W/L para os transistores do circuito ao lado.Considere n = 1.5, p = 5 e L = 0 . 2 5 µm.
EE610
Aula 8 – Portas Lógicas CMOS
Portas Lógicas CMOS
47
Sugestão de Estudo:
- Sedra & Smith 5ed.
Cap. 10, item 10.3
- Razavi. 2ed.Cap. 15, item 15.3
Exercícios correspondentes.
Top Related