CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO … Ernesto Barc… · los convertidores de...

S.E.P. S.E.I.T. D.G.I.T.

CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO TECNOLÓGICO

cenidet

ANÁLISIS Y DESARROLLO DE UN INVERSOR MULTINIVEL

T E s I S PARA OBTENER EL GRADO DE:

MAESTRO EN CIENCIAS EN INGENlERjA ELECTR~NICA

P R E S E N T A:

ING.ERNESTOBÁRCENASBÁRCENAS

DIRECTORES DE TESIS

DR. RODOLFO ECHAVARRíA S O L k M.C. SINUHÉ RAMíREZ GUERRERO 0 2 - 0 7 9 6

CENIDET l?:NiRO DE

DICIEMBRE 2002 CUERNAVACA, MORELOS

ACADEMIA DE LA MAESTIÚA EN ELECTKÓNICA FORMA It11

ACEPTAClON DEL TlUUAJO DE TESlS

Dr. Jesús Arnoldo Bautista Corral Director del cenidet Presente

At'n. Dr. Enrique Quintero-Mármol Márquez Jefe del Depto. de Electrónica

Después de haber revisado el trabajo de tesis titulado: "Anál isis y Desarrol lo de un Inversor Multinivel" , elaborado por el alumno Ernesto Bárcenas Bárcenas, bajo la dirección del Dr. Rodolfo A. Echavarria Solís y del M.C. Sinuhé Ramirez Guerrero, el trabajo presentado se ACEPTA para proceder a su impresión.

A T E N T A M E N T E

4 7 /3n. c 9 . Dr. Victor Manuel Cárdenas Galindo

C.C.P.: Dr. Marco Antonio Oliver Salazar I Pdte. de la Academia de Electrónica Lic. Olivia Maquinay Díaz I Jefa del Depto. de Servicios Escolares Expediente.

INTERIOR INTERNADO PALMIRA SIN. COL, PALMIRA, A.P. 5-164. CP. 62490. CUERNAVACA. MOR. - MÉXICO IELS.(7771312 23 i4.318~7741.FAX(777) 312 2434 EMAIL [email protected]

Cuernavaca, Morelos

Ing. Ernesto Bárcenas Bárcenas Candidato al grado de Maestro en Ciencias en Ingeniería Electrónica Presente

Después de haber sometido a revisión su trabajo final de tesis titulado: ' 'Análisis y Desarrol lo de u n Inversor Multinivel" , y habiendo cumplido con todas las indicaciones que el jurado revisor de tesis le hizo, le comunico que se le concede autorizacion para que proceda a la impresión de la misma, como requisito para la obtención del grado.

Reciba un cordial saludo

A T E N T A M E N T E

- p.3 - Dr. Enr ique Qdintero-Mármol Márquez Jefe del Depto. de Electrónica

C.C.P. expediente.

INTERIOR INTERNADO PALMIRA SIN. COL, PALMIRA, A.P. 5-164. CP. 62490. CUERNAVACA. MOR. - MÉXICO TELS. (777) 312 23 14.318 7741 . FAX (777) 312 24 34 EMAlL eqmWcenidei.edu.mx

Agradecimientos

A mis hermanos, m i mamá y mi papa, por darme la motivación que siempre necesite ya que son los mejores modelos de trabajo que puedo seguir.

A mis asesores Dr. Rodolfo Echavarría Solis y M.C. Sinuhé Ramírez Guerrero por sus consejos y su apoyo.

A los revisores de tesis por sus comentarios y acertadas sugerencias: Dr. Victor Manuel Cárdenas Galindo, Dr. Abraham Claudio Sánchez y M.C. Jose Antonio Hoyo Montaño.

A mis compañeros de generación: e l chivo, la lacrota, e l mosh, e l tona, josuelazo, e l panzón, la yocuela y su otra parte; por todos los buenos ratos que pasamos juntos.

A Nancy y Sinuhe por tratar de hacerme mas sociable (es inúti l).

A todo e l personal de Cenidet que ha hecho amena m i estancia en e l centro de investigación.

A CONACyT y a la SEP, por proporcionar los medios económicos para realizar los estudios de Maestría.

íNDlCE

RESUMEN .................................................................................................. Xlll

CAPITULO I INTRODUCCI~N

.. 1.1 Calidad de ia energia ................................................................ 1 1.2 Convertidores de potencia .......................................................... 2 1.3 Inversores ............................................................................. 2

1.3.1 Inversor medio puente ....................................................... 2 1.3.2 Inversor puente completo ................................................... 3 1.3.3 Aplicaciones ................................................................... 4 1.3.4 Dispositivos semiconductores de potencia ................................ 4 1.3.5 Técnicas de modulación ..................................................... 4 1.3.6 Perdidas por conmutación en inversores convencionales .............. 8

1.4 Planteamiento del problema .. .................................................... 9 1.5 Objetivo ............................................................................... 9 1.6 Aportaciones .......................................................................... 10

CAPITULO II INVERSORES MULTlNlVEL

11.1 Introducción .......................................................................... 11 11.2 Estado del arte ....................................................................... 12

11.2.1 Aplicación en compensadores .............................................. 12 11.2.2 Aplicación en convertidores ................................................ 13

11.3 Inversor multinivel de diodos de enclavamiento (DCMLI) ..................... 15 11.3.1 Estructura monofasica ...................................................... 16 11.3.2 Estructura trifasica .......................................................... 17 11.3.3 Características principales ................................................. 17 11.3.4 Análisis de la topología ..................................................... 17 11.3.5 Recomendaciones de diseno ............................................... 23 11.3.6 Ventajas y desventajas de la topologia .................................. 25

11.4 Inversor multinivel de condensadores flotantes (FCMLI) ...................... 25

IX

Análisis y desarrollo de un inversor multinivel

11.4.1 Estructura monofasica ..:.. ................. : ............................... 25 11.4.2 Estructura trifasica .......................................................... 26 11.4.3 Características principales ................................................. 27 11.4.4 Análisis de la topología ..................................................... 27 11.4.5 Recomendaciones de diseño .... : .......................................... 31 11.4.6 Ventajas y desventajas de la topología .................................. 31

11.5 Inversor multinivel de inversores en cascada(CML1) ............................ 31 11.5.1 Estructura monofasica ...................................................... 31 11.5.2 Estructura trifasica .......................................................... 34 '11.5.3 Características principales ................................................. 35 11.5.4 Análisis de la topología ..................................................... 35 11.5.5 Recomendaciones de diseño ............................................... 39 11.5.6 Ventajas y desventajas de la topología .................................. 40

11.6 Aplicaciones de los inversores multinivel ........................................ 40 11.7 Comparacion ........................................................................... 41 .. .. 11.8 Resultados de la comparacion ..................................................... 41 11.9 Conclusiones .......................................................................... 42

CAPiTULO 111 TÉCNICAS DE MODULACIÓN

111.1 Introducción .......................................................................... 45 111.2 Técnica de frecuencia fundamental .............................................. 46

111.2.1 Optimización de los ángulos de disparo .................................. 47 111.2.2 Optimización de la altura de los escalones .............................. 49

111.3 Técnica PWM vectorial ............................................................... 50 111.4 Técnicas PWM multiportadoras .................................................... 54

111.4.1 Técnica PSPWM multiportadora ........................................... 56 111.4.2 Técnica CDPWM multiportadora ........................................... 58

111.5 Técnica PWM programado .......................................................... 60 111.6 Conclusiones .......................................................................... 62

CAPíTULO IV DISEÑO DEL INVERSOR

IV.l Síntesis de la etapa de potencia ................................................... 65 IV. l . l Requerimientos del CMLl ................................................... 66 IV.1.2 Fuentes de alimentación ................................................... 66 IV.1.3 Módulos de inversores puente completo ................................. 67 IV.1.4 Filtro de salida .............................. 1 .................................. 70

IV.2 Tarjetas de tiempo muerto ........................................................ 71 IV.2.1 Tiempo muerto ............................................................... 72

1'4.3 Diseño de la etapa de potencia .................. .................................. 73 IV.4 Etapa de controt ..................................................................... 77

IV.4.1 Requerimientos .............................................................. 77 IV.4.2 Ceneracion de señales ....................................................... 78 ..

CAPíTULO V RESULTADOS DE SIMULACIÓN Y EXPERIMENTALES

V . l Introducción .......................................................................... 81

X

Índice

V.2 Resultados . de simulación ........................................................... 82 V.2.1 Simulación con carga resistiva .............................................. 82 '4.2.2 Simulación con carga resistiva-inductiva ................................. 84 V.2.3 Simulación a frecuencias superiores a 3 kHz ............................. 85 V.2.4 Reproducción de señales .................................................... 86

V.3 Resultados experimentales ......................................................... 89 '4.3.1 Pruebas con carga resistiva ................................................. 89 V.3.2 Pruebas con carga resistiva-inductiva ..................................... 94 V.3.3 P.ruebas con carga inductiva ................................................ 96 V.3.4 Pruebas a frecuencias superiores a 3 kHz ................................ 98 V.3.5 Inyección de armónicos ...................................................... 99

V.4 Conclusiones ........................................................................ 103

CAPíTULO VI CONCLUSIONES

VI . 1 Conclusiones del trabajo desarrollado ........................................... 105 V1.2 Trabajos futuros ................................................................... 106 V1.3 Publicaciones generadas ....................................................... 107

APÉNDICE 1 BlBLlOGRAFíA .................................................................................... 109

APÉNDICE 2

APÉNDICE 3

APÉNDICE 4

APÉNDICE 5

LISTA DE SíMBOLOS ............................................................................ 113

DIAGRAMAS DE CIRCUITOS .................................................................... 115

CIRCUITOS DE SIMULACIÓN ................................................................... 117

PROGRAMAS ..................................................................................... 119

XI

RESUMEN

E l empleo de convertidores electrónicos de potencia CD/CA en e l área de calidad de la energía es de gran importancia, ya que por medio de ellos se realiza l a función de corregir los defectos existentes en la línea de distribución. Sin embargo, los convertidores convencionales presentan la limitante para este tipo de aplicaciones de un alto contenido armónico en la tensión de salida, siendo necesario estudiar alternativas de convertidores para la aplicación en e l area de calidad de la energía.

Una alternativa para los convertidores C D K A convencionales se encuentra en las topologías multinivel. Su principal característica es la de sintetizar la tensión de salida en escalones de tensión de manera que los dispositivos semiconductores solo manejan el valor de tensión de un escalón. Asimismo, e l bajo contenido armónico que presentan en la salida y las mínimas perdidas por conmutación que se pueden conseguir hace de las topologías multinivel una excelente opción en la conversión CD/CA.

En e l capítulo I se presenta una revisión de las características de los inversores convencionales, una evaluación del estado del arte de los inversores multinivel y sus areas de aplicación.

En e l capítulo II se analizan las tres topologías multinivel existentes, realizando una comparación entre ellas para determinar la que presenta mas ventajas para su aplicación en e l area'de calidad de la energía al utilizarse como fi ltro activo.

En e l capítulo 111 se realiza una evaluación de las técnicas de modulación aplicables a inversores multinivel, e l objetivo es determinar la técnica de modulación que mas ventajas presenta en la implementación de un filtro activo con e l inversor multinivel seleccionado.

En e l capítulo IV se presenta e l diseño del inversor multinivel implementado. El capítulo V presenta los resultados obtenidos en las pruebas realizadas al prototipo construido.

En e l capítulo VI se muestran las conclusiones del tema de investigación y las sugerencias para trabajos futuros utilizando inversores multinivel.


!

XIV

CAPíTULO I

E l presente capítulo muestra una breve introducción al tema de calidad de la energía; se realiza una revisión de los diferentes tipos de convertidores de potencia, enfocándose en los convertidores de corriente directa a corriente alterna (convertidor CDlCA), analizando sus principales características.

1.1 Calidad de la energía

La energía eléctrica es de vital importancia debido a que en el mundo existen cada vez más equipos y sistemas que dependen de la electricidad como fuente de energía [I]. Por otro lado, existen equipos que requieren de una buena calidad y seguridad en e l suministro eléctrico.

Actualmente, dentro de las necesidades de la industria se encuentra e l contar con sistemas que alimenten cargas cada vez más complejas o críticas y que permitan un manejo adecuado de la energía eléctrica, así como un mejor aprovechamiento de la misma.

Las cargas presentes en la-industria son de naturaleza muy variada, desde motores eléctricos, hasta computadoras. Debido a lo anterior, y por lo importante que resulta para la industria actual e l manejo adecuado de la energía eléctrica, es necesario estudiar o buscar la mejor manera de entregar de forma confiable y eficiente esta energía a las diferentes cargas, mejorar su distribución y su consumo.

Debido a que un equipo conectado a la red eléctrica queda interconectado con otros sistemas, cualquier disturbio presente en la misma afecta de manera directa o indirecta a las demás cargas conectadas. Debido a esto, la eficiencia en e l manejo y consumo de la energía eléctrica forma actualmente una gran área de estudio debido al peso económico que representa en varios campos y en los distintos tipos de consumidores, desde grandes industrias hasta pequeiios usuarios.

La conversión de energía es necesaria debido a la gran diversidad de cargas existentes. Esta conversión se realiza a través de convertidores de potencia, los cuales se encargan de entregar de manera apropiada la energía eléctrica a la carga, ya sea en CD O en CA. LOS convertidores de potencia permiten regular la energía entregada a la carga haciendo mas eficiente su consumo, lo anterior permite que sean ampliamente utilizados en la industria o en equipo crítico.

1

Análisis y desorrollo de un inversor multinivel

1.2 Convert idores de potencia

Los principales tipos de convertidores de potencia son los siguientes[Z]:

D Convertidor Corriente Alterna / Corriente Directa (CAíCD)

Este tipo de convertidor es comúnmente llamado rectificador. Su implementación más simple se efectúa con diodos y un fi ltro para obtener el nivel de CD. Versiones más elaboradas incluyen interruptores controlados.

I

> Convertidor Corriente Directa / Corriente Directa (CDTCD)

Este tipo de convertidor es bastante utilizado para elevar o disminuir la tensión de CD de salida respecto a la de entrada y obtener un nivel de CD regulada.

> Convertidor Corriente Alterna / Corriente Alterna (CA/CA)

Este tipo de cónvertidor se encarga d e proporcionar una tensión de salida en CA controlada a partir de una entrada de CA sin regular.

-

c

D Convertidor Corriente Directa / Corriente Alterna (CDiCA)

Son llamados inversores y se encargan de producir una tensión alterna controlada en su salida a partir de una tensión de CD.

La importancia de los convertidores radica en que son ampliamente utilizados en gran variedad de equip& eléctricos proporcionando principalmente un control sobre las variables de salida, tales como la corriente, tensión, o frecuencia.

1.3 lnversores .. ..I

Los inversores son utilizados en control de motores, sistemas de alimentación lninterrumpibles (UPS; por sus siglas en inglés) y en general, en aquellas aplicaciones que necesiten de una tensión de salida en CA controlada. Los inversores también pueden ser utilizados para resolver problemas de distorsión en la red eléctrica como: contaminación armónica, mala regulación, bajo factor de potencia etc.

Cada tipo de inversor, en sus variantes de medio puente y puente completo, utiliza dispositivos semiconductores de potencia para proporcionar la tensión deseada en la salida. En los inversores ideales la salida debería ser una señal sin contenido armónico, sin embargo, en la práctica e l contenido armónico depende en gran medida del tipo de control empleado en la generación de las señales de conmutación.

1.3.1 Inversor medio puente

Este tipo de inversor, e l cual se muestra en la figura 1.1, está formado por dos interruptores Si y SZ; su salida se toma en e l punto A y su referencia es e l punto medio de las

fuentes de alimentación. Cada condensador está cargado a una tensión - "d . 2 ..,

2

.-

Introducción

Figura I. 1. Inversor monofasico medio puente.

La tensión de salida pico V,, que e l inversor puede proporcionar a la salida esta dada por:

donde:

v =I 'cd

2

Vrd= Tensión del bus de CD

La corriente de colector pico que deben manejar los dispositivos semiconductores es igual a:

donde:

Z,,,,,= Impedancia equivalente de la carga

La tensión colector emisor de los interruptores, V C ~ , se expresa como:

'CE = 'cd

1.3.2 Inversor puente completo

Este inversor tiene un mejor desempeño que e l anterior. Proporciona una tensión alterna a la carga y la alimentación del inversor se realiza a través de una sola fuente de CD. La figura 1.2 muestra la configuración para este tipo de inversor en su versión monofásica y trifásica.

Figura 1.2. Inversores convencionales: a) Inversor monofásico, b) Inversor trifasico

3


La tensión de salida pico V, que e l inversor puede proporcionar a la salida esta dada por:

v, = +VCd (1.4)

La corriente de colector pico que deben manejar los dispositivos semiconductores es igual a:

La tensión colector emisor de los interruptores VCE, se expresa como:

1.3.3 Aplicaciones

Las aplicaciones de los inversores son muy variadas, pero se pueden agrupar en las siguientes áreas:

P Control de motores, donde la frecuencia y la tensión de salida deben ser variables.

P Sistemas de alimentación ininterrumpibles, donde la frecuencia y tensión de salida son fijas.

P Filtros activos, para reproducir distorsiones en la red eléctrica y mejorar la forma de onda de la tensión de línea.

Su importancia deriva de la amplia utilización de este tipo de convertidores, sin embargo, presentan ciertas limitantes debido principalmente a los dispositivos semiconductores y a las técnicas de modulación empleadas en ellos.

1.3.4 Dispositivos semiconductores de potencia

Para los dos tipos de inversores revisados anteriormente, se observa que los esfuerzos en corriente son los mismos. Sin embargo, los dispositivos tienen esfuerzos en tensión diferentes y son mayores en e l inversor de medio puente.

En ambos casos, para aplicaciones de alta tensión los interruptores deben manejar altos dV/dt lo cual significa utilizar componentes robustos y por tanto costosos. Por otro parte, los picos de tensión que se provocan a l conmutar los dispositivos semiconductores pueden llegar a un valor considerable siendo necesario sobredimensionar los componentes para evitar su destrucción.

1.3.5 Técnicas de modulación

La técnica-más utilizada para generar ondas senoidales a la salida de un inversor medio puente o puente completo es la modulación por ancho de pulso (PWM, por sus siglas en inglés).

4

1 0.5

O

' ' -0.5

-1

1.5

1 -

0.5 O

5

- , 180 240 300

t 120 Y,

60 ' - -

a) -

- t z $ 4 . .

Análisis y desarrollo de un inversor multlnivel

- bi

Figura 1.4. Modulación PWM senoidal: a ) tensión de salida, b) contenido armónico,

Técnica PWM senoidal

Esta técnica se. basa en la comparación de niveles de tensión entre una portadora (señal triangular o rampa) y una señal moduladora de referencia (señal senoidal); la tensión de salida y e l contenido armónico se muestra en la figura 1.4.

Su principal ventaja consiste en que genera un espectro de CA sin armónicos de bajo orden. La principal desventaja de esta técnica en un sistema trifásico es que la máxima ganancia posible en CA (Gen) es igual a 0.866 en la tensión entre fases. En muchas aplicaciones la ganancia en CA se tiene que elevar mediante e l uso de un transformador lo cual es un inconveniente.

Sin embargo, e l filtrado a la salida del inversor para obtener la señal fundamental es más eficiente, debido a que La frecuencia de conmutación es alta, básicamente la de La portadora fc. Lo anterior reduce e l tamaño del f i l tro en la salida, pero debido a la,frecuencia a la que están conmutando los dispositivos semiconductores aumentan las pérdidas por conmutación.

Técnica PWM senoidal modificada (MSPWM)

Esta técnica proporciona un aumento en la ganancia de CA, comparada con la técnica PWM senoidal. Sin embargo, su implementación es mas compleja. También, genera un aumento de alrededor del 21% en comparación con la técnica anterior en e l tercer armónico de CA de línea a neutro en e l caso de un inversor trifásico. La salida de tensión y de contenido armónico se observa en la figura 1.5.

' r t 4 t 4 i t I . 4

35 37 41 43 47 , ' 17 19 23 25 O

bl

Figura 1.5. Modulación PWM senoidal modificada: a) tensión de saiida, b) contenido armónico.

6

Introducción

r r

o + 1 4 35 . ,I I ? 43 47 + A 49 7 ( I (9 21 25

(1.7)

- - - Cosa, -Cosa, +Cosa, -............Cosa, rd4 Cos2a, - Cos2a, + Cos2a, - ...... Cos2a, O

. . - -

- CosNa, -CosNa, + CosNa, ....___ CosNa, O - - - donde:

N = Número del armónico mas alto a considerar en e l sistema de ecuaciones.

Para esta técnica se tiene que la frecuencia a la que se presenta e l primer armónico más significativo esta dada por la ecuación 1.8. E l sistema de ecuaciones (1.7) y l a ecuación (1.8) se aplican para la tensión de salida monofásica o trifasica

7


Aplicación . Accionador de motor CA alimentado en tensión (VSI por sus siglas en inglés).

Accionador de motor CA alimentado en corriente (CSI por sus siglas en inglés).

Rectificadores PWM para inversores CSI y accionadores de motores CD Sistemas de alimentación ininterrumpibles con bus de CD sin regular UPS (con bus de CD regulado)

~.

Técnica Baja velocidad: Técnica de inyección.

armónica Alta velocidad: Tecnica de eliminación

armónica programada (PHET’s por sus siglas en inglés)

Alto desempeño: Técnica PWM senoidal modificada

Típico: PHET’s Técnica de inyección de armónicos

Técnica de inyección de armónicos ~ .

PHET’s

(1.11)

Definiendo los siguientes valores:

8

Introducción

ICP = valor pico de la corriente senoidal de salida VCErat - - tensión de saturación del IGBT D - - ciclo de trabajo ,

e = Esw,on) =

EswcOfti =

Fsw - -

ángulo de desfasamiento entre la tensión y la corriente de salida energía de conmutación en e l encendido del IGBT, en cada pulso a la corriente pico lcp energía de conmutación al apagado en e l IGBT, en cada pulso a la corriente pico ICP frecuencia de conmutación PWM para cada componente de potencia

Con las técnicas de modulación mencionadas se tienen pérdidas por conmutación diferentes dependiendo de l a técnica y a pesar de las diferencias entre las técnicas PWM sólo la técnica PWM de un solo ancho de pulso es la que presenta las pérdidas por conmutación más bajas pero e l desempeño armónico mas pobre. Como característica de las técnicas PWM, se observa que la frecuencia de conmutación de los dispositivos tiene una gran influencia en las pérdidas por conmutación, esto es, al aumentar la frecuencia de conmutación, las pérdidas también lo hacen. Otro punto es e l factor Cos 0, ya que representa e l factor de potencia, si la carga es puramente resistiva se tiene que Cos 0 = 1 y los diodos no trabajan; pero si se tiene cargas puramente capacitivas o inductivas los IGBT's no trabajan pero los diodos sí. De lo anterior se concluye que tanto la carga conectada a l inversor como la frecuencia de conmutación influyen en gran medida en las pérdidas totales que se tienen.

1.4 Planteamiento del problema

En los inversores convencionales se tiene que sus interruptores soportan toda la tensión del bus de cd, para aplicaciones de potencia esto puede ser un problema ya que se tienen que utilizar componentes mas robustos, asimismo, son considerables las pérdidas por conmutación al operar con técnicas PWM convencionales.

Por otro parte, la implementación de técnicas PWM se realiza para utilizar un fi l tro mas pequeño y principalmente para reducir e l contenido armónico en la tensión de salida. Sin embargo, lo anterior provoca que aumenten las pérdidas por conmutación en los dispositivos.

Así, los principales problemas que se identifican en inversores convencionales son los siguientes:

P Altas pérdidas por conmutación 9 Altos dVldt en dispositivos y cargas 9 Dispositivos semiconductores robustos

Debido a que e l presente trabajo está enfocado al área de filtros activos en donde se reproducen perturbaciones presentes en la red eléctrica, se abordan los problemas anteriores y al mismo tiempo verifica la viabilidad en la aplicación de un inversor multinivel en un filtro activo.

1.5 Objetivo

El objetivo principal consiste en analizar e implementar un inversor multinivel, e l cual tiene como característica sintetizar su salida en escalones de tensión. Su estudio y su posible aplicación estará enfocado principalmente al area de filtros activos.

9


1.6 Aportaciones

Las Principales aportaciones que se obtuvieron con este trabajo de tesis son: . . ... . . . ,

F Abordar e l tema de inversores multinivel para .asimilación de esta tecnología, sobre todo porque en e l área de calidad de la energía se tienen aplicaciones en las cuales se ve atractivo su uso. ". I I /

9 Aprovechar las ventajas de estos inversores para su posible aplicación en filtros activos de potencia.

' P Tener alternativas a métodos de inversión convencionales. Lo anterior debido a que las aplicaciones de los inversores multinivel son variadas. i~ I

*

Como alcance'se 'contempla la construcción de un inversor multinivel, implementación de una técnica de modulación PWM y su 'posible aplicación en unsfiltro activo. Dentro de IO anterior se estudiará-el funcionamiento de las tres topologías multinivei existentes, revisando los esfuerzos en tensión de los .dispositivos, formas de onda que pueden presentar en su salida y aplicaciones que puedan tenerse utilizando determinada topología, e l objetivo es realizar una comparación entre las topologías multinivei y encontrar la que sea más conveniente para su aplicación en filtros activos.

Las principales ventajas a l utilizar un inversor multinive1,como fi ltro activo sobre LOS inversores convencionales son:

,.

. F Los dV/dt presentes en los dispositivos de potencia y en la carga son menores. ~. 2 .,.

F La tensión de salida es más aproximada a la referencia ya que se sintetiza en escalones de tensión.

F E l tamaño del f i l tro de salida es menor. ..

. , . .. ..

I O

CAPíTULO I I

INVERSORES MULTINIVEL

En este capitulo se presentan las topologías de inversores multinivel. Se estudian las diferentes topologias obteniendose sus principales características y aplicaciones. Lo anterior teniendo en cuenta su aplicación en e l área de filtros activos. Asimismo, se analizan las características eléctricas presentes en los dispositivos semiconductores, condensadores y demás elementos de los inversores multinivel con e l fin de determinar los dispositivos a utilizar en la implementación de un inversor.

11.1 Introducción :

Los inversores multinivel alimentados en tensión han surgido como una nueva opción de convertidor para aplicaciones de alta potencia. E l inversor multinivel básicamente sintetiza una onda de tensión en varias tensiones de cd escalonadas. Existen diferentes topologías de inversores multinivel, sin embargo, se pueden clasificar en tres estructuras básicas [6 ] y [7]:

9 inversor multinivel de diodos de enclavamiento (DCMLI, por sus siglas en inglés)

9 inversor multinivel de condensadores flotantes (FCMLI, por sus siglas en ingles)

9 inversor multinivel de inversores en cascada (CMLI, por sus siglas en inglés)

De igual manera, entre las técnicas de modulación que se aplican en los inversores multinivel existen variantes, pero pueden ser clasificadas en las siguientes categorías, las cuales se analizan en e l capitulo 111:

9 técnica de escalera o frecuencia fundamental 9 técnica PWM vectorial 9 técnica PWM senoidal 9 técnica PWM programado

Cabe mencionar que todas las topologías de inversores multinivel producen una forma de onda de salida similar, la cual está formada por escalones de tensión, proporcionando así una tensión de gran calidad y lo más parecido posible a la forma de onda que se pretende reproducir. La figura 11.1 presenta una forma de onda de salida típica de un inversor multinivel, en donde se puede observar que está formada por escalones de tensión.

1 1 0 2 - 0 7 9 6


Niveles de CD Tension de salida del inversor rnultinivel

-.__.......

,. . I , ~ . .%

Figura 11.1. Tension de salida de un inversor inuitinivei.

Dependiendo del número de niveles que proporcione e l inversor e l contenido armónico presente en la tensión de salida disminuye. - 11.2 Estado del arte

i Los inversores multinivel son una alternativa para solucionar los problemas que presentan los inversores convencionales, sus características principales son el tener bajas pérdidas por conmutación a l operar a bajas frecuencias de conmutación, la. distribución de tensiones en los dispositivos y un filtrado mas sencillo ya que la salida está formada por niveles de tensión.

Entre las ventajas de los inversores multinivel se incluye una caída de tensión de los . dispositivos'menor que la'presente en el bus de cd ya que se puede-controlar según el número de niveles del inversor multinivel, además, se puede trabajar a frecuencias de conmutación bajas. Con..lo anterior se tienen menores pérdidas por conmutación en los dispositivos semiconductores, también, debido a que su salida está formadapor niveles de tensión, el contenido armónico que resulta es bajo en comparación con los inversores convencionales que utilizan técnicas PWM.

Dentro del área de investigación de inversores multinivel existe una gran cantidad de artículos publicados por .diferentes autores, y la aplicación de los inversores multinivel está dirigida principalmente a la compensación de energía reactiva en sistemas de distribución de energía eléctrica. Están también las investigaciones que se hacen sobre balanceo de la tensión en los condensadores en las topologías de diodos de enclavamiento y en la de condensadores flotantes, ya que es uno de los principales probiemas que presentan.

En [6 ] se presenta e l análisis de los tres inversores multinivel, incluyendo sus ventajas y desventajas y se analizan su estructura y funcionamiento. Se presenta un panorama general de su aplicación Óptima y de las características más relevantes en un inversor en particular. Dado que cada uno se desempeña mejor en determinada aplicación es interesante contar con una guía que permita su correcta selección para la aplicación que se necesita.

11.2.1 Aplicación en compensadores

Se tienen investigaciones en e l área de calidad de la energía, [7],[8], usándose como compensadores, la figura 1.2 muestra un fi ltro activo de tensión utilizando un inversor multinivel.

12

Inversores multinivel

I . .. . ~ .~.. ...... ~~~~ .......... .~ . .. .. . . ~ .... I

Figura 11.2. Filtro activo de tensión utilizando un inversor multinivel Donde:

es la tensión de línea es la impedancia que presenta la red la corriente que demanda la carga no lineal es la tensión de salida del inversor multinivel

Ésta es una de las aplicaciones mas comunes de los inversores multinivel, pudiéndose utilizar cualquiera de los tres tipos. El funcionamiento se basa en reproducir perturbaciones eléctricas que contaminan la red, y por medio del filtro activo se inyectan en la red eléctrica con signo opuesto, eliminando distorsiones de tensión y entregando a la carga una señal lo más senoidal posible.

V, Z, Is, IL Vm

En [7] se presenta una evaluación de los inversores multinivel, obteniéndose las principales ventajas y desventajas de cada uno excepto para e l inversor multinivel de inversores en cascada (CMLI, por sus siglas en inglés). Se estudian también los efectos de las estrategias de modulación sobre la tensión y corriente de salida, por otra parte, se desarrollan las ecuaciones para calcular la capacidad y los volts-amperes (VA) necesarios para los condensadores.

Asimismo, en [9] se presentan aplicaciones sin utilizar transformadores de aislamiento en donde se examina la aplicación de un inversor multinivel de al ta tensión en un cornpensador estático sincrono en un sistema de 13.8 kV, también se presenta un método para mantener la tensión en e l bus de CD balanceada y se realizan los cálculos de potencia a manejar por los interruptores principales, diodos de enclavamiento y condensadores.

11.2.2 Aplicación en convertidores

Otra aplicación de los inversores multinivel corresponde a troceadores de alta tensión y a inversores alimentados en tensión en [lo], tal como se ve en la figura 1.3, en donde se aplica la técnica multinivel a un convertidor reductor. -6

13


Figura 11.3.

Figura 11.4. Conexión en serie de dispositivos.

Asimismo se realiza una comparación a l utilizar la conexión en serie de semiconductores en inversores y se, presentan como alternativas ,las topologías multinivel de diodos de enclavamiento y la de condensadores flotantes. La figüra 11.4 muestra una conexión en serie de semiconductores la .cual trata de resolver el . . problema de tensión en ... los dispositivos. , . ,

Los resultados obtenidos de la comparación son: $ 2

Conexión en serie de semiconductores

9 Tensión compartida: Es difícil conseguir, se debe, conmutar exactamente en sincronismo.

9 Control.. Se requiere usar circuitos para compensar retardos en dispositivos. 9 dv/dt.- E l dv/dt total es la suma de Los dv/dt individua(es,,induce ruido que puede ser

peligroso para circuitos de bajo nivel de tensión. .. 9 Niveles de tensión.- Los interruptores en serie deben comportarse como un interruptor ,, simple.

P Espectro armónico.- La amplitud del armónico a l a frecuencia de conmutación es alta.

14

inversores multinivel

lnversores convencionales de 3 niveles (Diodos de enclavamiento)

Circuito.. Usa fuentes intermedias de tensión y diodos extras.

'u División de tensión.. Utiliza semiconductores conectados en serie. 'u dv/dt.- bajo, pero si las conmutaciones de los interruptores ocurren a l mismo

tiempo, e l dv/dt puede ser alto. 9 Niveles de tensión.. La principal ventaja de este circuito es que los .diodos de

enclavamiento permiten e l uso de semiconductores de baja tensión. 'u Topología: E l mas básico de los inversores tiene dos fuentes de tensión obtenidas

usando dos condensadores cargados a v , d / 2 . Si l a corriente es unidireccionai no es posible la operación troceadora, ya que se desbalancean los condensadores.

9 Espectro armónico.- Permite una reducción en la amplitud del armónico a la frecuencia de conmutación.

9 Extensión a N interruptores.-' E l circuito se puede generalizar a un gran número de interruptores.

Celda de conmutación multinivel versátil (Condensadores flotantes)

P División de tensión.- La tensión a través de los interruptores es impuesta por fuentes de tensión V C d y v , d / 2 . La tensión a través de cualquier interruptor en bloqueo es v&!.

9 dv/dt.- Los interruptores pueden controlarse en tiempos diferentes, lo cual permite limitar e l dv/dt.

9 Niveles de tensión: Los niveles de tensión entregados para .esta celda de conmutación pueden ser O, Vcd o v&!. En general los inversores multinivel tienen aplicaciones en compensación de potencia y

sus características mas notables son e l bajo contenido armónico que se puede obtener, la baja tensión que soportan los dispositivos de potencia y la posibilidad de operar a baja frecuencia de conmutación.

Se tienen registradas patentes por diferentes autores referentes a inversores multinivel y se encuentran en las siguientes areas: control de motores, troceadores de CD y en el área de calidad de la energía se utilizan en filtros activos, acondicionadores, sistemas de transmisión flexible de CA (FACTS, por sus siglas en inglés) también se incluyen variantes de las topoiogías multinivel y de sus técnicas de modulación. Toda la información sobre patentes se puede encontrar en [ii].

11.3 Inversor rnultinivel de diodos de enclavamiento (DCMLI)

La función principal de un inversor multinivel de diodos de enclavamiento es sintetizar una onda sinusoidal a partir de varios niveles de tensión, normalmente obtenida de condensadores que funcionan como fuentes de cd. Los condensadores utilizados se conectan en serie para dividir la tensión y de esta manera, los dispositivos de potencia operan con una tensión menor entre terminales.

15


11.3.1 Estructura monofásica <.

La figura 11.5 muestra la+topología de diodos de enclavamiento, es un inversor de 3 niveles monofásico y es la primera topología multinivei práctica que se utilizó y que aún es estudiada. Esta estructura fue presentada por Nabae en 1980 [12].

. .

La salida de tensión se obtiene conectando la carga.entre los puntos A y B formando un sin puente completo. Esta estructura puede extenderse a cualquier número de niveles:

embargo; presenta como desventaja desbalances de tensión en e l bus de cd. . .

l : Figura 11.5. Inversor multinivel de 3 niveles monofásico.

Figura 11.6. Inversor multinivel de 4 niveles trifásico.

16


11. 3.2 Estructura trifásica

La figura 11.6 muestra l a versión trifásica para un inversor multinivel de diodos de enclavamiento de 4 niveles. El número de niveles se define como el número de escalones de tensión que se obtiene entre una salida monofásica, A, B o C y e l nivel de tierra.

Este inversor puede conectarse en delta o estrella según lo requiera la aplicación, para la conexión en estrella e l punto neutro debe colocarse en e l punto medio del bus de cd. De manera similar al inversor monofásico mostrado en la figura 11.5, este inversor trifásico puede generalizarse a cualquier número de niveles.

11.3.3 Características principales . I

Las características más significativas y que describen a la estructura son las siguientes:

E l esfuerzo en tensión de los dispositivos se balancea con e l número de niveles, ya que la tensión que debe manejar cada dispositivo es menor.

Debido a su principio de operación los diodos de enclavamiento de ésta pueden llegar a manejar la tensión de más de un nivel, aunque los interruptores principales sólo manejen la tensión de un solo nivel. Lo anterior provoca que se tenga que utilizar la conexión en serie de diodos para repartir las tensiones.

a)

b)

c) Esta topología utiliza, en su versión trifásica, un mismo banco de condensadores para alimentar a las tres fases, lo cual hace que los condensadores deban ser de gran capacidad.

Los diodos de enclavamiento permiten fijar los niveles de tensión en la salida. d)

11.3.4 Analisis de la topología

Dentro del análisis de la topología se debe incluir alguna secuencia de conmutación tal que permita obtener a l a salida las tensiones que se necesiten o que se desee estudiar. Debido a lo anterior y de acuerdo a lo mostrado en la figura 11.7 en la tabla 11.1 se muestra los distintos estados de conmutación que permiten obtener los valores de tensión que proporciona e l inversor multinivel de diodos de enclavamiento en una rama de 4 ' niveles. Cabe aclarar que para la versión trifásica, los valores de la tabla son los mismos, pero desfasados 120" para cada fase. E l punto de referencia en las tensiones se toma como la parte negativa de la tensión de alimentación de la rama, en este caso cero o tierra.

17


Figura 11.7. Diagrama de una rama de DCMLI.

Con e l f in de analizar e l funcionamiento de esta topología [13], se utilizara sólo una

De la figura 11.7 se puede ver que los niveles de tensión se obtienen por medio de la conexión en serie de los condensadores, los diodos de enclavamiento y las conmutaciones apropiadas de los interruptores.

Flujo de corriente en interruptores principales y diodos en antiparalelo

La figura 11.8 muestra e l sentido de la corriente cuando se presenta en.la salida la tensión de alimentación Vcd y cuando existe e l negativo de la alimentación. Por Lo tanto, los diodos en antiparalelo deben tener las mismas especificaciones de corriente y tensión que los interruptores principales.

rama de un inversor de 4 niveles.

- , a) b)

Figura 11.8. Conducclón de los diodos en antiparalelo: a) VOut = Vcd y corriente negativa, b) V,,, = O y corriente positiva.

18


Tensiones en diodos de enclavamiento

La figura 11.9 muestra las tensiones en los diodos de enclavamiento para e l diagrama de la figura 11.4, ai proporcionar las tensiones de Ved, 2/3 Vcd, 113 Vcd Y O.

La figura 11.9-a muestra la conexión para los diodos de enclavamiento ai proporcionar e l inversor una tensión de salida de Vcd. D9 y D8 están bloqueando 2 / 3 de vcdpor eso es necesario colocarlos en serie para dividir la tensión y que sólo soporte cada uno 1 / 3 de Ved, DI maneja 1 /3 de Vcd así como los demás.

Para obtener 2/3 Vcd los diodos están conectados como muestra la figura 11.9-b, los diodos DI, DIO y D11 conducen y su tensión es cero. D8, D12 y Dp bloquean 1 / 3 de Ved.

Para proporcionar 1/3 Vcd los diodos DP, D8 y DI* conducen y su tensión es cero, Di, DIO, D I I y D7 bloquean 113 de V,, tal como se muestra en la figura 11.9-c.

Cuando se requiere e l nivel de O, los diodos D1, D2 y D, bloquean v,d y cada uno soporta 113 ved, DI no se utiliza, Dio y DII bloquean 213 V& D12 maneja 1 /3 de ved, y los diodos D8 y D9 tienen una tensión igual a cero entre terminales.

0-

Gnd

19


Desbalance de tensiones en el bus de cd

Una manera de obtener los niveles de tensión a l utilizar el inversor multinivel de diodos de enclavamiento es utilizar fuentes de cd, sin embargo, es una desventaja ya que aumenta considerablemente e l costo del inversor.

Una solución consiste en emplear una soia fuente de cd y dividir la tensión por medio de condensadores conectados en serie, pero entonces se tiene el problema de desbalance de tensión en los condensadores del bus de cd y dado que los dispositivos semiconductores sólo manejan la tensión presente en un condensador del bus, un desbalance de tensión entre los condensadores se torna crítico;

, ,

E l balance de tensión entre los condensadores es muy importante, ya que el sistema de control supone que las tensiones están correctamente divididas en 'el bus, y aunque una posible variación de tensión en e l valor de Vcd pueda ser cómpensada por el siste'ma,de control, una variación de tensión en los puntos O- y O+, ta l como se muestra en la figura 11.7, no podrá ser corregida y sus efectos se reflejarán en la salida:?Como resultado del desbalance de tensión algunos dispositivos semiconductores estarán manejando más tensión que otros.

E l balance de tensión en e l bus de cd es un área de investigación abierta para inversores 'rnultinivel de diodos de enclavamiento de más de 3 niveles, principalmente se investigan técnicas de control dedicadas a resolver este problema.

A continuación se analiza el comportamiento de las tensiones y corrientes presentes en los condensadores del bus de cd.

La tabla 11.2 muestra las posibles conexiones de la salida con base en las conmutaciones apropiadas de los dispositivos semiconductores de la figura 11.7. En donde se observa que cuando la tensión de salida son los puntos de Vcd (+), o vd (-) la corriente de salida ya sea que se entregue a la carga o se regenere hacia el inversor, no afecta la tensión presente en los condensadores del bus de cd.

Sin embargo, cuando la conexión de la tensión de salida se hace a los puntos O+ o O-, l a corriente presente en la carga es suministrada por los condensadores provocando que se descarguen. Por lo tanto, si e l inversor maneja solo energía activa los condensadores tenderán a descargarse'provocando desbalances de tensión en e l bus de cd.

Debido a este problema se recomienda utilizar a l inversor de diodos de enclavamiento cuando se maneja energía reactiva, ya que es posible cargar y descargar los condensadores para mantener constante la tensión en e l bus.

20


Dentro de la literatura especializada se han propuesto diferentes soluciones para este problema, tales como:

a) uso de convertidores CDlCD [I41 b) técnicas de modulación vectorial [I51 c) rectificadores multinivel controlados [I 61

De las soluciones anteriores, la primera no es práctica debido a que utiliza convertidores reductor y elevador para mantener regulada la tensión en e l punto neutro. La técnica de modulación vectorial permite, por una parte, proporcionar l a tensión de salida requerida por la función propia del inversor y además realizar e l balanceo de la tensión de 10s condensadores permitiendo así e l uso de energía activa y reactiva por parte del inversor. Sin embargo, para inversores de más de 4 niveles, esto es, tres condensadores en serie en el bus de cd, e l balanceo de las tensiones se vuelve complicado y para niveles mayores este inversor no resulta practico debido a la gran labor de calculo que es necesario realizar.

La mejor alternativa para un inversor con un número de niveles mayor a 4, consiste en

E l funcionamiento es e l siguiente:

la conexión de un sistema rectificador controlado, tal como se muestra en la figura 11.10.

*

Un rectificador multinivel se encarga de proporcionar los niveles de tensión en e l bus de cd permitiendo un balanceo natural de tensiones; cuando se utiliza modulación PWM en los

. dos convertidores se tiene que utilizar e l mismo índice de modulación para los dos convertidores, no es posible e l balanceo de tensiones si se utilizan diferentes índices de modulación debido a que la corriente promedio en los condensadores es diferente de cero

ES posible utilizar otras técnicas de modulación para disminuir las perdidas por conmutación en los dispositivos semiconductores ya que en aplicaciones de alta potencia estas perdidas pueden ser considerables.

F61.

Figura II. 10. Topología de diodos de enclavamiento con rectificador controiado conectado directamente.

21


El uso del rectificador multinivel tiene las siguientes ventajas:

Se obtiene e l balance de la tensión en los condensadores Proporciona capacidad de corrección del factor de potencia (PFC por sus siglas en inglés). Minimiza las pérdidas por conmutación y de esta manera aumenta la eficiencia del convertidor. Permite operar desde condiciones iniciales de cero tensión y cero corriente.

Una condición Dara realizar e l balance de tensión en los condensadores con cualquier estrategia de modulación se presenta en [17], esta condición se obtiene analizando las corrientes de la figura 11.11 para un número finito o infinito de condensadores conectados en serie, y es la siguiente:

Los valores promedio de I,, con j = O, 1 ,. . , . . .n deben asumir los siguientes valores:

9 Cero con referencia a cada Ik, K = I , ... n-I 9 La corriente promedio del bus de cd, icd , debe ser igual a la corriente promedio en la

conexión superior del bus de cd, In 9 E l negativo de la corriente promedio del bus de cd, id , debe ser igual a ia corriente

promedio en la conexión inferior del bus de cd, 10

E l primer punto es justificable dado que con e l fin de balancear las tensiones de los condensadores, debe garantizarse que estas tensiones permanecerán dentro de ciertos limites, esto es, la corriente promedio en cada condensador debe ser cero.

Para los otros dos puntos las corrientes promedio son:

'4,) =(Id) (I,!.,; = h,,) - ( I , , ) = 0 (I,,-*) = ( I c d ) - ( L 1 ) - ( I ,,_,) = 0

\

(11.1)

(11.2)

(11.3)

(11.4)

Figura 11.1 1. Conexión en serie de un número finito o infinito de condensadores.

22 ' , , . * ' l C .~ .

{ A ' . . . c . . .

<?. . . j ... ,..,:, ,


Finalmente aplicando LCK se tiene que:

= O k 4

(11.5)

( I ) - - ( I \=- : I,,! (11.6) o - ” /

y aplicando (11.1) a (11.6) se llegan a las conclusiones para los dos Últimos puntos.

11.3.5 Recomendaciones de diseño

En la implementación de este tipo de inversor multinivel se puede seguir e l siguiente proceso, ya que se necesita dimensionar los componentes según la aplicación y e l número de niveles del inversor.

Tensiones en diodos e IGBT’s

Para las tensiones de los dispositivos semiconductores se debe tener un margen de seguridad para prevenir daños al equipo debido a transitorios de tensión que pudieran presentarse, en este caso se propone un valor de 80%.

Entonces, en los IGBT’s la tensión colector emisor máxima estará dada por:

V c M = 1.8 Vcd .. . (11.7)

En donde VCd es la tensión de un nivel de cd.

Para los diodos de enclavamiento se propone e l mismo valor de tensión que para los IGBTs, sin embargo, como ya se revisó anteriormente algunos diodos de enclavamiento soportan la tensión de más de un nivel, por tanto, se hace necesario la conexión en serie para seguir manteniendo e l margen de seguridad deseado.

Cálculo de los condensadores

Para calcular e l tamaño de los condensadores se debe considerar un rizo de tensión provocado por e l desbalance de tensión en e l bus de cd y también debe considerarse e l factor de potencia a manejar por e l inversor multinivei.

Los condensadores del bus de cd en un inversor tienen básicamente dos funciones:

9 Limitar los picos de tensión en los dispositivos. 9 Manejar los rizos de corriente fluyendo del lado de CD a l de CA.

Debido al rizo de corriente de bajo orden (tercer armÓnico).en e l punto neutro [18], se puede variar e l tamaño de los condensadores. La figura 11.12 muestra la región sombreada en función del ángulo del factor de potencia y del índice de modulación, en esta región es donde puede suprimirse e l rizo de corriente y donde sigue funcionando e l inversor adecuadamente.

23

Análtsis y desarrollo de un inversor multinivel

i y 0.5

-100 O 1 O0

Angulo del factor de potencia (deg)

Figura 11.12. Región donde el rizo de baja frecuencia puede suprimirse.

Si se conoce el rizo de carga normalizada QOw, la ampl i tud de la corr iente de fase lmax y e l rizo de tensión en el punto neutro AVcemax, entonces la capacitancia para un rizo de tensión propuesto en e l punto neutro y para cualquier ángulo de factor de potencia e índice de modulación m, puede calcularse de la siguiente manera:

(11.8)

E l rizo de carga normalizada depende del índice de modulación y del ángulo del factor de potencia.

Otra aproximación para' obtener e l tamaiío de los condensadores en la topologia de diodos de enclavamiento de tres niveles se tiene en la ecuación (11.9). Se necesita conocer un rizo de carga, AO,,,,,, y un rizo de tensión en el condensador para obtener el valor de capacitancia requerida como sigue:

(11.9)

Sin embargo, los requerimientos de capacitancia pueden variar dependiendo de la estrategia de modulación empleada en la topología multinivel.

24


11.3.6 Ventajas y desventajas de la topología

Como una conclusión para esta topología se presenta lo siguiente:

Ventajas:

J Cuando el número de niveles es suficientemente grande, e l contenido armónico será 10 suficientemente bajo como para evitar e l uso de filtros en l a salida del inversor.

J Es posible conseguir una eficiencia alta ya que todos los dispositivos pueden ser conmutados a la frecuencia de la fundamental.

J El f lujo de potencia reactiva puede ser controlado. Esto es, utilizar la energía reactiva para cargar y descargar los condensadores del bus de cd permitiendo controlar su tensión.

J E l método de control es simple para un sistema multinivel rectificador-inversor. E l objetivo es utilizar un convertidor CA lCD multinivel para proporcionar las tensiones en los condensadores del bus de cd, sin embargo, e l número de dispositivos semiconductores se incrementan.

Desventajas:

P Se requiere un número excesivo de diodos de enclavamiento cuando e l número de niveles es alto. Lo anterior se produce debido a que los diodos de enclavamiento manejan tensiones iguales o mayores a un nivel, y cuando son mayores a un nivel se tienen que conectar en serie para dividir la caída de tensión de manera equitativa. Cuando e l número de niveles es suficientemente alto, e l número de diodos requeridos hará al sistema costoso, e impractico para implernentar.

> Es difícil obtener e l control del. f lujo de potencia' real para inversores individuales. Debido a que al manejar energía activa sólo'se obtiene energía de los condensadores, estos tienden a descargarse, provocando un desbalance de tensión en e l bus de cd.

11.4 Inversor multinivel de condensadores flotantes (FCMLI)

Este tipo de topología se propuso en 1992 [lo], y se considera la alternativa mas cercana de la topología de diodos de enclavamiento. Para este tipo de inversor multinivel, la salida puede expresarse como las posibles combinaciones.de conexión de los condensadores de los que se compone, su estructura es parecida al DCMLl pero utiliza condensadores en lusar de diodos para establecer los niveles de tensión.

11.4.1 Estructura rnonofasica

donde s e observa que no necesita de diodos extra para proporcionar los niveles de tensión. La estructura para la versión monofasica es la que se muestra en la figura 11.13, en

25

http://combinaciones.de


Figura 11.13. Inversor multinivel de condensadores fiotantes de 3 niveles. .,

SC,.

Figura Il.I4.',lnversor multinivel de 4 niveles trifásico. . >

11.4.2 Estructura trifásico

La figura 11.14 muestra un inversor de 4 niveles trifasico. Por medio de las conmutaciones adecuadas se proporciona a la salida la tensión presente en los condensadores, y l a carga es conectada en delta o estrella entre los puntos A, B y C.

La ventaja más importante de esta topología es que no necesita los diodos de enclavamiento presentes en la anterior topología. Esta topología limita de manera natural los dV/dt de los dispositivos e introduce mas estados de conmutación que pueden ser usados para mantener balanceada la carga de los condensadores. A diferencia de la topología de diodos, tiene condensadores individuales por fase, lo cual permite controlar cada fase por separado.

26


11.4.3 Características principales

Las características más importantes para la topología de condensadores flotantes son las siguientes:

a) Los condensadores ven un rizo de corriente a la frecuencia fundamental, O a una mayor, dependiendo de la estrategia de modulación.

E l arranque es mas complejo que la topología DCMLI. Debido a su misma estructura, esta topología presenta e l inconveniente de necesitar cargar previamente Los condensadores antes de empezar a operar como inversor, lo anterior implica una posible secuencia de arranque [8] o utilizar algún sistema externo para monitorear la carga de los condensadores y mantenerlos a la tensión deseada.

E l esfuerzo en tensión de los dispositivos se balancea con e l número de niveles. AI aumentar e l número de niveles la tensión que debe manejar cada dispositivo es menor.

Proporciona diferentes combinaciones de conmutación en los dispositivos para una misma tensión de salida, permitiendo tener flexibilidad para mantener la carga en los condensadores.

b)

c)

d)

11.4.4 Análisis de la topología

Para analizar e l funcionamiento de esta topología, sólo se tomará una fase basándose

La tabla 11.3 proporciona i'os estados de conmutación para los diferentes niveles de tensión que proporciona e l inversor multinivel y se observa la flexibilidad característica de este tipo de inversor multinivel en donde para una misma tensión en la salida, se obtienen diferentes estados de conmutación. La cantidad de estados de conmutación redundantes aumenta conforme aumenta e l número de niveles del inversor multinivel.

en la figura 11.15.

27

-' Análisis y desarrollo de un inversor multinivel

, Figura II. 15. Diagrama de una rama de FCMLI

Dz D3

2 U '

Figura 11.16. Diagrama de Úna rama de FCMLI modificada.

La principal característica de la topología de condensadores es la variedad de estados de conmutación para una tensión de salida en especial. Esta capacidad de estados redundantes, aumenta a l incrementarse e l número de niveles y permite una gran flexibilidad tanto para manejar la tensión de salida como para mantener la carga en los condensadores.

Corr iente en in te r rup to res principales y condensadores f lo tantes

Reacomodando la figura 11.15 se obtiene e l esquema de la figura 11.6, en donde se observa lo que ocurre cuando conmutan los interruptores principales, la conmutación apropiada produce una conexión en serie de condensadores obteniéndose la tensión requerida de salida V,,,.

La figura 11.17 muestra e l f lujo de corriente en los semiconductores para diferentes tensiones de salida y se puede explicar de la siguiente manera:

28


vout = ved? 10 '0

L~ figura 11.17.a muestra e\ circuito equivalente durante esta operación. La corriente de salida io = i', es positiva entregándose a la carga, conducen si+, 52+ Y 53, entregando c3.

vout = ved! 10 '0

La figura 11.17-b muestra e l circuito equivalente durante esta operación. La corriente de salida io = i-,, es negativa regresando a la fuente, conducen Di, D2, Di y circula por C3.

Posible conmutación para V,,, igual a 2/3V,d

La figura 11.17-c muestra e l circuito equivalente durante esta operaciÓn(V,,, = Vcd-1/3 Vcd = 2/3 Ved). Se tiene dos casos: la corriente de salida io = i', es positiva conduciendo Si., Sz., D4 y circulando por Ci y C,, y la corriente de salida io = i+, es nesativa conduciendo S3., Di, D2 y circulando por Ci y Ci.

Posible Conmutación para V,,, igual a 2/3VCd

La figura 11.17-d muestra e l circuito equivalente durante esta operación. Se tiene dos casos: la corriente de salida io = i', es positiva conduciendo S2. , SI., D6 y circulando por C2 , y la corriente de salida io = i', es negativa conduciendo Si-, D2, Di y circulando por C2.

Posible conmutación para V,,, igual a 1 /3v<d

La figura 11.17-e muestra e l circuito equivalente durante esta operación(V,,, = Vcd - 2/3 v c d = 1/3 Ved). Se tiene dos casos: ia corriente de salida i, = i*, es positiva conduciendo Si., D5, DA y circulando por C2 y C3, y la corriente de salida io = i*, es negativa conduciendo S2., S3., Di y circulando por C2 y C3.

Posible conmutación para V,,, igual a 1/3VCd &

La figura 11.17-f muestra e l circuito equivalente durante esta operación. Se tiene dos casos: la corriente de salida io = i', es positiva conduciendo S,., Ds, Db y circulando por Ci , y l a corriente de salida io = i', es negativa conduciendo Si., S2., Di y circulando por CI.

9 v,,, = o, lo >o La figura 11.17-9 muestra e l circuito equivalente durante esta operación. La corriente

de salida io = i*, es positiva entregándose a la carga, conducen D4, D5, D6. C'

V,", =o, lo <o

La f ig6a 11.17-h muestra e l circuito equivalente durante esta operación. La corriente de salida io = i-o es negativa regresando a la fuente, conducen Si., S2. y Si..

29


k9 h)

Figura 11.17. Tensiones de salida para el inversor FCMLI: a) V,,, = vd, b) VOut = vcdi c) v,,t = 2/3Vcd, d) VOut = 2/3V,d, e) VOut = 1 /3VCd, f ) VOut = 1 /3V,d, 5) V,,, = O y h) VOut = O.

30


11.4.5 Recomendaciones de diseno

La tensión a manejar por los IGBT’s es igual a l caso de la topologia de diodos de enclavamiento, por 10 que se mantiene e i mismo criterio. Para calcular e l tamaño de (0s condensadores se puede seguir e l método utilizado en. l a topologia de diodos de enclavamiento basándose en la carga y en un rizo de tensión deseado.

11.4.6 ventojos y desventajos de la topología

A continuación se muestran las principales ventajas y desventajas que presenta la topología de condensadores flotantes.

Ventajas:

J Una gran cantidad de condensadores de almacenamiento proporcionan capacidad extra de energía.

J Proporciona combinaciones extra de conmutación para balancear los niveles de tensión. Esto también es utilizado para balancear las perdidas por conmutación o por conducción de los dispositivos semiconductores.

J Cuando e l número de niveles es alto, e l contenido armónico será suficientemente bajo como para utilizar un fi ltro de salida.

J La eficiencia es alta debido a que es posible conseguir conmutaciones en los dispositivos a la frecuencia fundamental.

J Ambas potencias, real y reactiva, pueden ser controladas, haciendo al inversor un posible candidato para transmisión en HVDC.

Desventajas:

P Se necesita un número excesivo de condensadores cuando e l número de niveles es alto, son difíciles de implementar y mas caros cuando requieren condensadores voluminosos.

P E l control del inversor es complicado, ya que se necesita controlar la tensión de los condensadores y además realizar la función de inversor como tal. Debido a lo anterior la frecuencia de conmutación y las perdidas por conmutación serán altas.

11.5 Inversor multinivel de inversores en cascada (CMLI)

Esta topología realiza la misma función que las anteriores, genera una tensión senoidal a partir de distintas fuentes de CD y su estructura se basa en l a conexión en cascada de inversores puente completo [19]. Este tipo de configuración es muy utilizada en aplicaciones en fuentes de CA y variadores de velocidad.

11.5.1 Estructura monofasica

La figura II. 18. muestra la configuración para un sistema monofasico de n niveles.

31


VI .#q t .v.., - - ' .

Figura 11.18. Estructura monofasica para el inversor multinivel de inversores en cascada.

Este tipo de inversor puede evitar e l uso de diodos de enclavamiento o condensadores de' balanceo de tensión. También, se' puede' obtener una mínima 'distorsión armónica a l controlar los ángulos de disparo de los diferentes niveles de tensión.

, . . ,

La figura ii.'19 muestra las posibles opciones de implementación dependiendo de la aplicación del inversor multinivel:

La figura 11.19-a, corresponde a La aplicación en'accionadores para motores, con la alimentación de tensión suministrada por una fase y se tienen fuentes de cd implementadas con rectificadores. .

.. 'La figura ll:19-b corresponde a una aplicación en compensadores de potencia y en

donde sólo son utilizados condensadores, los cuales se cargan y se descargan utilizando los mismos inversores puente completo [20].

32


a) b)

Figura 11.19. Estructura monofasica de inversores en cascada de 7 niveles: a) para accionadores eléctricos, b) para compensadores.

Las configuraciones de la figura 11.19, muestran una fuente de cd por cada inversor del mismo valor de tensión, sin embargo, es posible emplear distintos valores de tensión de alimentación en los inversores individuales.

Configuración híbrida

La configuración hibrida de los inversores en cascada se presenta en [21] y se refiere a la utilización de tiristores en la construcción del inversor, figura 11.20. Con e l objetivo de manejar técnicas de modulación PWM y al mismo tiempo grandes tensiones, los tiristores conmutan a la frecuencia de la fundamental, esto es, una conmutación por periodo.

Los IGBT’s u otros dispositivos mas rápidos que los tiristores se encargan de conmutar a la frecuencia de la portadora en la técnica PWM, consiguiendo un buen desempeño armónico y a l mismo tiempo evitar grandes dVidt en los dispositivos que conmutan a una frecuencia más elevada.

La figura 11.20 muestra que e l inversor compuesto por tiristores maneja e l doble de tensión o más que e l inversor inferior, e l cual puede estar utilizando IGBT’s, o transistores de potencia.

33

Análisis y desarrolla de un inversor multinivel

Salida de tensión Inversor de GTOs 3 Vcd y 2 Vcd

2 Vcd y v c d

2 Vcd

2 Vcd

V c d Y 0 O -Ved Y 0 O

-2 V c d y -Ved -2 Vcd

- 3 Vcd y - 2 v c d -2 Vcd

Figura 11.20.

Inversor de IGBTs 0- Vcd

0- -Ved 0- V c d

0- -Ved 0- Vcd

0- -v,d

N

Estructura monofasica hibrida de inversores en cascada

11.5.2 Estructura trifásica

La figura 11.21 muestra La conexión trifásica para un inversor en cascada de 5 niveles, e l esquema muestra las conexiones para las fases A, B y C, y la conexión del neutro.

34


"..t

N

Figura 11.21. Inversor multinivel de inversores en cascada trifásico de 5 niveles

11.5.3. Características principales

multinivel de inversores en cascada.

a)

A continuación se listan las principales características de la topología de inversor

La tensión de fase es la suma de las tensiones de salida de los inversores puente completo individuales.

Gran flexibilidad para poder incrementar e l número de niveles, ya que sólo se necesita agregar inversores sin tener que redisefiar la etapa de potencia.

Conforme aumenta e l número de niveles, la tensión que soportan los dispositivos semiconductores disminuye, debido a que cada inversor maneja solo la tensión presente en su fuente de alimentación.

Es posible balancear,las pérdidas por conmutación, ya que dependiendo del número de niveles es posible , que. diferentes conexiones de inversores puente completo proporcionen la misma tensión en la salida del inversor multinivel.

Siendo uno de los objetivos de la presente tesis la asimilación de la tecnología multinivel se revisara e l funcionamiento, realizándose un análisis de la topología, para asimilar e l funcionamiento y las características aprovechables de la misma y que sirvan para alcanzar los objetivos planteados en e l capítulo anterior.

11.5.4. Análisis de la topología

de cd, s, de la siguiente manera:

b)

c)

.I

d)

- -

En esta topología e l número de niveles, n, se define en función del número de fue'ntes

, n = 2s+l (11.10)

La tensión en la salida se obtiene por medio de la suma de las tensiones que cada inversor individual proporciona, entonces la tensión de fase Vm se puede expresar como:

!I ' .. .

v, = v, + v, + .<..... + v, ,.,, + vs (11.11)

35


Por Otro lado, 1% tensiones de cada inversor individual no tienen por que ser del miSmO valor, Sin embargo en este trabajo sí se consideran así. En e[ capítulo 111 se analiza lo que sucede con la tensión de salida si se utilizan valores de cd diferentes en los niveles de tensión.

Para convertidores CD-CA, e l inversor en cascada necesita fuentes CD. separadas. La estructura de fuentes separadas es recomendable para varias fuentes de energía tales como:

P generadores de energía fotovoltaica > baterías P biomasa

Sin embargo, también es utilizado en aplicaciones, en donde la fuente de energía se obtiene a través de la línea de CA comercial.

El inversor de La fisura 11.21 presenta 5 niveles de tensión en.cada salida, A, 6, o C. Cada inversor puente completo proporciona +V,,, O, y -Ved, y debido a la topología estas tensiones se suman proporcionando la tensión de salida sintetizada en escalones.

Para revisar lo que sucede con tensiones y corrientes, se revisará e l funcionamiento de un inversor de 7 niveles, esto es, tres inversores puente completo conectados en cascada. Debido a que este inversor se puede analizar como inversores individuales, sólo se analizará e l funcionamiento para una fase.,

La secuencia de conmutación necesaria para obtener los diferentes niveles de tensión de la figura 11.22 se muestran en la tabla 11.5. En esta estructura multinivelsexisten estados de conmutación que proporcionan la misma tensión de salida, permitiendo equilibrar las pérdidas por conmutación en los dispositivos semiconductores.

Tabla 11.5. Niveles de.tensión en la salida para inversor de 7 niveles y sus estados de conmutación

Flujo de corriente en in te r rup to res pr incipales y diodos en ant iparalelo

Las tensiones que manejan los interruptores es la de alimentación de cada inversor individual, y la corriente es la que demanda la carga, por lo tanto los interruptores y diodos en antiparalelo se dimensionan para manejar la tensión de un solo inversor y la corriente de la carga.

Para analizar la estructura sólo se presenta un estado de conmutación para cada tensión posible en la salida, existen otras combinaciones de conmutaciones de LOS dispositivos

+

36


semiconductores que proporcionan la misma tensión en La salida del inversor multinivel pero e l comportamiento es e l mismo.

La figura 11.22 describe la operación del inversor multinivel para obtener en la salida una tensión de 3 Vcd.

I,>O

Cuando la corriente es positiva, circula por: SI, S2., S,, S4., S5, S,,' y las fuentes de cd entregan potencia.

l O < O

Cuando es negativa circulara por los respectivos diodos en antiparaleio de los interruptores anteriores, y la corriente regresa a las fuentes de cd.

N

Figura 11.22. Corrientes en inversor de 7 niveles. VOut = 3V,,

37

Análisis y desarrollo de un inversor rnultinivel

io

.I ~

Figura 11.23. Corrientes en inversor de 7 niveles: a) VOut =2 Vcd y b) V,,, = Vcd

La figura 11.23-a describe la operación del inversor rnultinivel para obtener en la salida una tensión de 2 Vcd.

I,>O

Cuando la corriente es positiva, circula por: diodo en antiparalelo de SI,, LOS interruptores Sz., S,, S4., S5, S6, y las fuentes de cd entregan potencia.

I,<O

Cuando es negativa circulará por los respectivos diodos e n antiparalelo de los

La figura 11.23-b describe la operación del inversor rnultinivel para obtener en la salida

interruptores anteriores, a través de Si., y la corriente regresa a las fuentes de cd.

una tensión de Ved.

38


I,>O

Cuando la corriente es positiva, circula por: diodos en antiparalelo de S 3 , , 55,, LOS interruptores SI., S1, S4-, S6' y las fuentes de cd entregan potencia.

I,<O II

Cuando es negativa circulará por los respectivos diodos en antiparalelo de los interruptores anteriores, a través de S,., S5., y la corriente regresa a ias fuentes de cd.

Existen diferentes estados de conmutación para generar las tensiones de l a figura 11.22, pudiéndose utilizar esta ventaja para distribuir las pérdidas por conducción y por conmutación en los inversores individuales de manera equitativa.

Si se define la tensión de salida de un inversor puente completo, n, como sigue:

(11.12) (11.13) (11.14)

Entonces la tensión de salida para V,,, = Vcd está determinada por la siguiente ecuación:

(11.15)

Sólo un inversor proporciona e l valor de Vcd y los otros dos proporcionan cero, sin

V,", = VCd = Vi'+ v: + v: 11

embargo, cualquiera de los tres inversores puede ser utilizado para proporcionar esta tensión. I

La tensión de salida para V,,, = 2v,d está dada por:

.' v,,, = 2V,d = v,Q +v; +v3* (11.16)

Dos inversores pueden utilizarse para proporcionar la tensión requerida y las posibles combinaciones son: Vi y VZ, V2 y V, o V1 y V,.

La tensión de salida para V,,, = 3VCd es igual a: It

V,", = 3V,d = V1'+V*'+V3' (11.17)

La tensión de 3 VCd sólo se obtiene utilizando los tres inversores puente completo al mismo tiempo.

11.5.5 Recomendaciones de diseño

Las consideraciones para diseñar un inversor multinivel de inversores en cascada se pueden reducir al diseño de un inversor puente completo, por tanto, se menciona lo siguiente:

Tensiones en diodos e IGBT's

Para las tensiones de los dispositivos semiconductores se debe tener un margen de seguridad para prevenir daños al equipo debido a transitorios de tensión que pudieran presentarse, en este caso se propone un valor de 80%.

39


Entonces, un inversor puente completo con una fuente de alimentación de valor V,,, utilizara IGBT’s que manejan una tensión colector emisor máxima dada por:

vCw = I .a vcd (11.18)

Para los diodos de enclavamiento se propone el mismo valor de tensión que para los IGBT’s. En capacidad de corriente, los dispositivos semiconductores deben soportar la corriente de fase, por lo tanto se deben dimensionar tomando en cuenta la carga a manejar por e l inversor multinivel.

11.5.6 Ventajas y desventajas de la topología

Para la mayoría de las aplicaciones donde se requiere una buena respuesta dinámica, bajo contenido armónico, alta eficiencia y baja interferencia electromagnética esta topología es la mas apropiada.

Ventajas:

J Requiere la menor cantidad de componentes entre todos los inversores multinivel para obtener e l mismo número de niveles de tensión. Lo anterior implica que cuando se necesita incrementar e l número de niveles no se tiene que incluir mas diodos O condensadores extra.

J Se puede lograr un circuito impreso y construcción modular debido a que cada nivel tiene la misma estructura. No es necesario redisefiar la etapa de potencia y solo se tienen que realizar conexiones entre inversores puente completo individuales.

J Los dispositivos semiconductores manejan solo la tensión presente en una fuente cd.

Desventajas:

> Necesita fuentes de cd separadas. Cada inversor en cada rama del inversor multinivel se debe alimentar con una fuente independiente de cd.

Como se puede observar, de las topologías multinivel es la que mas ventajas proporciona, y en [22] y [23] se muestran posibles soluciones para la desventaja que presenta.

11.6 Aplicaciones de los inversores multinivel

Los inversores multinivel son utilizados principalmente en fuentes de CA, compensadores de potencia activa y reactiva, accionadores para motores eléctricos, etc. . ,

En general, los campos de aplicación estan definidos con respecto a la potencia y a la tecnología de semiconductores a utilizar:

> inversores con GTO arriba de 3kV (tracción, inducción, calentamiento) > inversores con IGBT y MOSFET desde 1000 V (variadores de velocidad, troceadores a

alta frecuencia).

Por su estructura, los inversores multinivel son la mejor opción para aplicaciones de media y alta tensión, debido a la manera en que se distribuye la tensión en los dispositivos

40


Condensadores Flotantes

FCMLl

VSI Troceadores de Alta Tensión PLC (Power Line Conditioner)

semiconductores, las bajas perdidas por conmutación y e l minim0 de contenido armónico en la tensión de salida. Las diferentes aplicaciones para los inversores multinivel se muestran en la tabla 11.6.

Inversores en Cascada

CMLl

STATCOM ASD VSI PLC

Tabla 11.6. Apl I Diodos de

Enclavamiento

STATCOM (Series Static VAR Compensator) ASD (Adjustable Speed Drive) FACTS (Flexible AC Transmision System) SSC (Static Synchronous Compensator) ,I

11.7 Comparación

Existe interés en aplicar los inversores multinivel en e l area de calidad de la enersia e implementarlo como fi ltro activo, esto es como fuente controlada de potencia activa o reactiva con e l objetivo de lealizar compensación de tensión.

Las ventajas de los inversores multinivel sobre los inversores convencionales se deben a su estructura, sin embargo debido al diferente funcionamiento de las tres topoiogías existentes es necesario hacer una comparación y encontrar la mas adecuada para su utilización como fi ltro activo.

Los principales puntos de interés en la comparación son:

P Manejar energía activa y reactiva. P Flexibilidad para prdporcionar una determinada tensión en la salida. P Funcionamiento del control o técnica de modulación en particular.

E l Último punto se analiza en e l sisuiente capítulo, debido a la cantidad de técnicas de modulación que es posible utilizar en inversores multinivel. Dentro de los resultados se incluyen otros tópicos de interés que pueden ser de utilidad en el caso de tener que seleccionar una topología para una aplicación en particular.

11.8 Resultados de la comparación

La comparación se basa en revisar los esfuerzos en corriente y tensión presentes en los interruptores de potencia de las diferentes topologias multinivel, la cantidad de dispositivos semiconductores necesarios para obtener determinado número de niveles de tensión en la salida. Los resultados para las topologias monofasicas se presentan en la tabla 11.7, en donde n es número de niveles.

41 !I


Parámetro

Interruptores Diodos Diodos de enclavamiento Condensadores del bus de cd Condensadores de balanceo EM1

Diodos de Condensadores lnversores en Enclavamiento Flotantes Cascada CMLI

DCMLI FCMLI .. (n-1).2 (n-1).2 (n-1).2 (n-1).2 (n-1).2 (n-1),2

(n-l).(n-2) O O

(n-1) @-I) (n-1)/2

O (n-l).(n-2)/2 , O

Baja Baja Baja

dVídt Baja Baja Baja

I salida

1 Tensión que bloquean los diodos Apropiado para manejar Energía Reactiva

manejar Energía Activa Flexibilidad para proporcionar un nivel de tensión Modularización Transformador de

Apropiado para

11.9 Conclusiones

Se han analizado las topologias de inversores multinivel, considerándose principalmente

J Se selecciona la topología de inversores en cascada (CMLI) para la implementación de un prototipo de inversor multinivel.

sus ventajas en aplicaciones de filtros activos, y se tiene que:

21 Nivel 1 Nivel 1 Nivel

S i si S i

No Si si

Baja Alta Media

Complicada Complicada Sencilla si S i Se puede evitar

La topologia fue seleccionada debido a que presenta las siguientes ventajas:

J Proporciona la mayor cantidad de niveles de tensión en relación con los dispositivos semiconductores requeridos para su implementación.

J No presenta problemas de balanceo de tensión en los condensadores.

J Tiene variedad de estados de conmutación para una misma tensión en la salida.

J Utiliza una técnica de modulación ta l que permite elevar la frecuencia del rizo en la salida del inversor a una mayor que la frecuencia de conmutación.

42


II

próximos capítulos. :I

Para la evaluación de la topología seleccionada se construyó un inversor multinivel de 7 niveles, e l análisis de las técnicas de modulación y e l disebo del inversor se presentan en Los

Actualmente, las topologías multinivel aún son estudiadas, se proponen variantes a las estructuras básicas y se estudian nuevas técnicas de modulación o esquemas de control. La principal área de investigación en las topologías de diodos de enclavamiento y de condensadores flotantes es e l balanceo de tensiones en e l bus de cd, mientras que para la topología de inversores en cascada e l principal objetivo es reducir e l número de fuentes de cd que necesita. 1)

43

Análisis y desarrollo de un inversor multinivel ..~

. ,,!;.$<: ,, , . r . " , . . , I , i . i b ~ . , I

I . > ' j

44

CAPíTULO 111 !I

TÉCNICAS DE MODULACIÓN ¡/

En el presente capítulo se muestra la revisión de las diferentes técnicas de modulación aplicables a inversores multinivel. La importancia de este tema radica en que una gran parte del desempeíio de un inversor se debe a la técnica de modulación utilizada y por eso es importante su estudio. Se presentan las ventajas y desventajas de cada técnica de modulación y se presenta la técnica a implementar en e l prototipo de inversor multinivel.

111.1 Introducción I1

Las técnicas de modulación que se utilizan en las estructuras multinivel pueden clasificarse en cuatro categorías principales:

!I

D técnica multipasos, escalera o conmutaciones a frecuencia fundamental D técnica PWM vectorial, (SVPWM, por sus siglas en inglés) D técnica PWM senoidal basadas en portadoras, (SPWM, por sus siglas en inglés) P técnica PWM programado, (SHEPWM o PWPWM, por sus sisias en inglés)

La figura 111.1 muestra un esquema de estas diferentes técnicas, en la cual se puede observar que la técnica PWM senoidal posee dos variantes, la técnica con multiportadoras desfasadas (PSPWM, por sus siglas en inglés) y la técnica de disposición de portadoras (PDPWM, por sus siglas en ingles).

:I

I/


Frecuencia Fundamental

multiporiadoras desfasadas

Senoidal

disposición de portadoras multinivel

\\

Vectorial

. , Figura 111.1. Clasificación de técnicas de niodulación para inversores multinivel.

En los inversores multinivel la técnica de modulación empleada puede utilizarse para optimizar alguna característica en especial que sea de interés para la aplicación en curso, tales como:

b la frecuencia de conmutación resultante b la complejidad de implementación b e l espectro armónico de la forma de onda de salida b el uso de estados redundantes de conmutación del inversor

Las técnicas clasificadas en la figura 111.1 presentan cada una ventajas y desventajas. A continuación se revisará e l funcionamiento y las características más importantes de estas técnicas de modulación multinivel.

111.2 Técnica de frecuencia fundamental

Esta técnica, también llamada escalera o de conmutaciones a frecuencia fundamental, [24] es muy conveniente para inversores multinivel, ya que empleándola es posible obtener una salida de tensión con bzja distorsión armónica (THD, por sus siglas en inslés) sin utilizar fi l tro de salida. Debido a que, los dispositivos semiconductores sólo conmutan una vez por ciclo se tienen bajas pérdidas por conmutación en los dispositivos semiconductores, lo que permite tener un nivel bajo de interferencia electromagnetica (EMI, por sus siglas en inglés).

La figura 111.2, muestra la forma de onda típica de salida para un inversor multinivel de 9 niveles a l cual se le aplica esta técnica de modulación.

46

Técnicas de modulación

V..

En la figura 111.2 se observa la tensión pico Vp la cual está formada por escalones de tensión de valor Vcd, la cual'!se obtiene de fuentes de cd independientes o de condensadores cargados a este valor de tensión.

Realizando e l análisistde Fourier, los coeficientes para l a tensión de salida de la figura 111.2 se calculan como la suma de los coeficientes de cada forma de onda rectangular:

'1 (lii.1) 4

nn

Donde:

H(n) = - [Vd,cos(nu,) + V,,,cos(nu,) + Vcd3cos(na3) + ......... + V,scos(nu,)]

,I

n = l , 3 , 5,7 ........ s = número de fuentes de cd! o número de inversores en cascada.

formas o variantes para confesuir la eliminación de los armónicos de orden más bajo: Considerando la forma de onda de la figura 111.2 y la ecuación (lil.l), existen tres

I ) Se optimizan los ángulos ai y se mantiene las amplitudes de tensión de cada nivel constantes e iguales.'!

2) Se optimiza la altura de los escalones de tensión para controlar la salida manteniéndose constantes los ángulos ai a sus valores óptimos.

3) Optimizándose ambo!, tanto e l valor de tensión de los escalones como sus ángulos de disparo ai.

A continuación se describen las dos primeras variantes, considerando la tercera de ellas como un resultado de usar las dos anteriores simultáneamente.

111.2.1 Optimizoción de los ángulos de disparo

En esta opción, todas las fuentes de cd son del mismo valor, así:

(I1 I. 2 )

En SU aplicación se calculan los ángulos de conmutación para reducir la contaminación armónica y permitir eliminar los armónicos de orden más bajo. Esta opción es una modulación PWM con Vcd constante en donde la tensión de salida fundamental H(I )= hi, es controlada por los ángulos de disparo. :,

I! V c d i = vcd2 = V c d l = Vcd4 = Vcd


Número de fuentes de CD S s (por fase)

Número de niveles de tensión en la salida Armónicos en la salida que pueden ser eliminados

Debido a la simetría de la forma de onda, en la tensión de salida sólo existen armónicos de orden impar. Si se considera un sistema trifásico, entonces en la tensión de línea a línea además no existen los armónicos múltiplos de tres. La tabla 111.1 ilustra este punto en función del número de fuentes de cd s.

La ecuación (111.1) permite obtener e l sistema de ecuaciones para calcular los ángulos de conmutación. Como ejemplo, para un inversor de 7 niveles trifásico se tiene la siguiente ecuación:

2s + 1 4s + 1 tensión línea a línea

Los s - 1 armónicos más Los s - 1 armónicos no- bajos triples más bajos

(111.3)

A partir de la cual se definen las siguientes ecuaciones:

La ecuación no lineal para la componente fundamental, con un índice de modulación M, es igual a:

sMx Cos(a,)+Cos(a,)+Cos(cr,) = --- 4

Las ecuaciones no lineales para los armónicos de orden impar están dadas por:

Cos(5ai)+Cos(5a,)+Cos(5a,) = O Cos(7ai)+Cos(7a,)+Cos(7a,) = O

(I I I .4)

(Ill. 5)

definiendose el indice de modulación para controlar la tensión de salida con la siguiente ecuación:

(111.6)

Los ángulos calculados deben ser O<ai<cc2<a342. Una vez obtenidos, los ángulos restantes se pueden obtener por medio de simetría en la forma de onda.

Por ejemplo, para la figura 111.2 se tiene que:

48

Técnicos de modulación

lndice de modulación. M

0.8 0.9 1 .o

i I1

a, = n- a, afi = n - a 3 a , =n-a?

aR =n-aI

I/

. . il

a1 a2 a3

¡I 29.50" 54.53" 64.56" 17.53" 43.08' 64.14" 11.68" 31.18" 58.58"

(Ill. 7)

(111.8) (111.9)

(111. I O )

Donde Avc, representa la porción incremental de V,. Es conveniente introducir la aproximación de valor por unidad en la optimización de la tensión de cd para la normalización de variables en (111.9) y (111.10) para V,.

Sustituyendo (lll.8), ,<lli.9) y (111.10) en (lll.ll), los coeficientes de Fourier de la tensión de salida se reescriben como sigue:

(111.1 1) I Vc[cos(nai) +cos(na,) +cos(tia,)]+ Av,,cos(iia,) H(n) = -

¡I Hay que tener presente que V, es igual a 1 y que Avcl, y Avc2 son valores por unidad cuando se utilice (iii.11) para la optimización. Con la introducción de los incrementos de tensión, Av,, y Avc2, e l número de variables a optimizar es de 5, incluyendo los ángulos a,. Por tanto a partir de (111.11) sb obtiene, para un sistema trifásico y para la tensión de línea a línea:


7.94

H(5) = 0 1-1(7) = O i-l(i I ) = o I-I( 13) = o I-I( 17) = o

25.04 42.47 0.3327 -0.4688 0.91

(iii.12)

Sustituyendo (111.11) en (111.12) y resolviendo las 7 ecuaciones para las 7 variables en (111.12) se encuentran los valores óptimos para Avcl, Avc2, al, a2, y a3.

Una vez encontrados, los valores se deben mantener constantes durante la modulación para mantener e l mejor desempeño armónico. Considerando que la amplitud de la componente fundamental de la tensión de salida puede ser controlada por las tensiones Vcd l ,

Vcd2, y Vcd3, como se definió en (lll.8), (111.9) y (111.10) de acuerdo a l valor nominal V,, se tiene que:

I

v, = H e 4k

(111.13)

111.3 Técnica PWM vectorial

Un inversor multinivel es básicamente un sintetizador de tensión que genera su salida a partir de varios niveles discretos de tensión de cd. Una manera de lograr lo anterior en la topología de diodos de enclavamiento es utilizar la técnica PWM vectorial. Esta técnica puede estudiarse basándose en e l inversor de n niveles, con condensadores cargados a una tensión de Vcd de la figura 111.3, en la cual se especifican estados y vectores de conmutación.

50

I1 Técnicas de modulación

I1

O

Figura i l i~3 . Diacrama de n niveles para inversor trifásico.

La técnica PWM vectorial es muy flexible y es la de uso mas común a l utilizar procesadores digitales de señales (DSP, por sus siglas en ingles). Se aplica principalmente a las topologias de DCMLI y FCMLI, pero es también aplicable a la de inversores en cascada [26].

il . Es importante distinguir entre estados de conmutación y vectores de conmutación, debido a que diferentes vectores de conmutación pueden implementarse con varios estados de conmutación. Así, tenernos que e l número de estados en función del número de niveles n esta dado por:

Ncsindor = n' (111.16)

II los cuales pueden conformariel siguiente número de vectores de conmutación:

( I l l . 17)

Es fácil observar q+ los estados de conmutación y los vectores se incrementan rápidamente conforme e l número de niveles aumenta. Con una gran cantidad de vectores o de estados de conmutación, se tiene un importante grado de libertad para balancear la carga de los condensadores en e l bus ,de cd y al mismo tiempo optimizar e l patrón de conmutación para proporcionar la tensión de salida.

Sin embargo, para un número grande de niveles, la dificultad de calculo se incrementa, '1 , e incluso se vuelve inviable su implementación. Esta es la razón de que en las topologías de diodos se utilicen por lo general convertidores con 3 niveles como máximo. Tal como se mencionó en e l capitulo I1 es posible utilizar más niveles pero se necesita un convertidor adicional para mantener estables las tensiones del bus de cd.

Para ilustrar e l funcionamiento de la técnica de modulación PWM vectorial y la obtención de los vectores!) se encuentra la figura 111.4, en la cual se muestra cómo se representan los vectores para un inversor DCMLI de 3 niveles.

'I


2

i

T _E + CI

2

O

O

Figura 111.4. Diagrama para obtener los vectores

Con base en la figura 111.4 se pueden generar los vectores con las siguientes ecuaciones:

(iii.18)

(111.19)

donde: 2x y = - 3

Así, (111.18) y (111.19) son llamados los vectores del estado de conmutación.

Por ejemplo:

Utilizando la figura 111.4, se tiene que n = 3 y s i los interruptores están en la posición 2 ,

Por tanto, e l correspondiente vector de conmutación es e l siguiente:

O, O, las tensiones resultantes para las tensiones de línea son Vab = 2V,d, v b c = O, y V,, = -2V,d.

(Ill .20)

Todos los vectores para todos los estados de conmutación se muestran en la figura 111.5, en e l plano llamado a-P.

52


II

Figura:)111.5. Vectores de conmutación para el inversor.

En términos generales, e l controlador de cualquier inversor trifasico calcula e l vector il +

de referencia VREF , para alcanzar su objetivo de control.

Por tanto, e l vector de modulación MREI:, puede obtenerse de (111.19). La función del modulador es aproximarse !> ese vector utilizando modulación PWM de varios vectores de conmutación. La modulación es mas efectiva si se utilizan los tres vectores más cercanos, de acuerdo a la siguiente ecuación:

+

lb

(111.21) +

donde:

+ + + + M i , M i , M , son loilvectores de los estados de conmutación mas cercanos a M~iii:

son los ciclos de trabajo correspondientes I1

d,,d,,d,

La amplitud maxima de tensión senoidal de linea sin distorsión que puede producir un inversor de n niveles de la figura 111.3 es:

'11

(111.22)

+ En ese caso, e l vector de modulación, MRI.I , describe e l circulo mas grande inscrito

dentro del hexágono mayo; formado por los vectores de los estados de conmutación de la figura 111.5. E l radio esta dado por:

(111.23)

Análisis y desarrollo de un inversor muttinivel

La eficiencia computacional de cualquier algoritmo de modulación depende del número de pasos requeridos para identificar los tres vectores mas cercanos y calcular sus correspondientes ciclos de trabajo. En la técnica de modulación vectorial, la complejidad de cálculo se incrementa con e l número de niveles, y debido a (111.21) se vuelve muy difícil de calcular. Sin embargo, se han presentado mejoras a esta técnica en [15], de tal manera que se reduce este inconveniente. Una revisión extensa del funcionamiento de esta técnica de modulación vectorial, así como e l método para calcular los ciclos de trabajo de los vectores se presenta en [26].

Características pr incipales

Las características mas significativas de la técnica de modulación PWM vectorial son las siguientes:

> Es eficiente en pérdidas por conmutación en los semiconductores. > Permite controlar tanto la tensión en e l bus de cd como la tensión de salida. > Se vuelve inviable para un gran número de niveles. r

111.4 Técnicas PWM mult ipor tadoras

Esta area es en la que posiblemente cuente con mas variedad de técnicas [27], todas parten del mismo principio, e l uso de varias portadoras triangulares para generar los patrones de conmutación. Las diferentes técnicas de modulación pueden clasificarse en l a s siguientes categorías:

> Métodos de disposición de portadoras (CDPWM), donde la onda de referencia es muestreada a través de un número determinado de portadoras, desplazadas en incrementos contiguos de la amplitud de la onda de referencia.

> Métodos PWM de corrimiento de fase(PSPWM), donde las múltiples portadoras están desfasadas.

P Métodos híbridos (H) los cuales pueden considerarse como combinaciones de las anteriores.

Las variantes de esta técnica de modulación se muestra en la figura 111.6.

La figura 111.6-a corresponde a la técnica PSPWM, la cual se aplica principalmente en

La técnica CDPWM es utilizada principalmente en la topología de diodos de

las topologías de inversores en cascada (CMLI) y de condensadores flotantes (FCMLI).

enclavamiento (DCMLI) y sus posibles variantes son las siguientes:

La figura 111.6-b muestra una variante de esta técnica, en donde las portadoras están en fase y desplazadas por incrementos de cd.

Otra variante se muestra en la figura 111.6-c, donde las portadoras están desplazadas por incrementos de cd y las que se encuentran arriba de cero están en fase pero desfasadas 180" con las que se encuentran debajo de cero.

Finalmente, la figura 111.6-d muestra las portadoras desfasadas y desplazadas por incrementos de cd.

54

II


II

11.

ma

b

+ c

b 1 . . . . . . . .. .. ..

< A A A A A A

PS CD

A, ~. A, .

Awl n p A En,'

C) d)

Figura 111.6.Técnicas PWM multiportadoras: a) Técnica PWM de corrimiento de fase PS, b), c) y d) variantes de Técnica de disposición de portadora CD.

Para las técnicas de la figura 111.6 se definen los siguientes parametros:

9 E l índice de modulación de frecuencias m, es igual a: 't

¡I m, = fJfo (111.24)

!I Donde:

fc es la frecuencia de la señal portadora fo es la frecuencia de la señal de referencia

9 E l índice de modulación de amplitud ma, esta dado por: 'I

I ma = A,/ kPp

11 Donde:

4 A,,,

es la amplitud de la señal de referencia es e l valor pico a pico de la señal portadora

(111.25)


111.4.1 Técnica PSPWM rnultiportodora

Esta técnica PWM con multiportadoras desfasadas utiliza np portadoras de la misma amplitud y frecuencia, pero desfasadas por un ángulo O (figura 111.7), en donde este ángulo está dado por:

360

'1 P

0: (111.26)

La técnica PSPWM es aplicable a las topologias multinivel de inversores en cascada y de condensadores flotantes. Para la topología de inversores en cascada se necesitan dos portadoras por cada inversor puente completo conectado en cascada, entonces e l número de portadoras es igual a:

I1 ,> = 11 - 1 donde:

(I1 1.27)

n es e l número de niveles del inversor multinivel de inversores en cascada

Como ejemplos tenemos que s i se esta utilizando un inversor de 5 niveles, se necesitan 4 portadoras, para 7 niveles se requieren 6 portadoras y así sucesivamente considerando por supuesto e l respectivo ángulo 0 de desfasamiento entre cada una.

Asignación de señales de disparo

Las señales de disparo PWM pueden obtenerse directamente de la comparación de la senoidal con la triangular. Existe, sin embargo, cierto grado de libertad en la asignación de señales de conmutación a los dispositivos semiconductores.

En e l presente trabajo solo se considera una opción la cual consiste en un inversor de 7 niveles, ta l como se muestra a continuación.

Considerando que las señales portadoras de la figura 111.7, C,, C2, C3, C,, Cg, y C b generan setiales de disparo, estas señales se aplican a los interruptores que contribuyen con tensiones positivas, y s i se toman los correspondientes a la figura 111.8, entonces la asignación de señales de disparo están representadas en la tabla 111.5.

Figura 111.7. Portadoras para un inversor multinivel CMLl de 7 niveles.

II

II Técnicas de modulación

Señal Interruptor 1; c, s1 'I cz S p

r c, 53 iiJI c4 S,,. 1' c5 5 5 .. C 6 Só,. .

Otra opción es realizar la asignación de las señales a los interruptores que son e l complemento de los presentes en la tabla 111.5, obteniendose en l a salida una onda desfasada 180" de la obtenida por e l método ya presentado. Las dos opciones son validas, debido a que e l desempeño del inversor multinivei es el mismo.

Características principales

contenido armónico, son las siguientes:

41

Las características que @en ,el funcionamiento de esta técnica de modulación, respecto al

> Para m, pares, lallonda PS tiene simetría de cuarto de onda resultando en solo armónicos impares en la tensión de salida.

> Para m, impares, las formas de onda tienen simetría impar resultando en armónicos pares e impares en la tensión de salida.

11

Análisis y desarrolla de un inversor multinivel

AI utilizar esta técnica de modulación se tiene como característica interesante para la aplicación de filtros activos, que la frecuencia de rizo presente en la tensión de salida es superior a la frecuencia de las portadoras, y por tanto a la de conmutación de los dispositivos semiconductores.

La relación entre la frecuencia de rizo y la frecuencia de conmutación está dada por:

donde: frjzO = n,f, (111.28)

f,,m

fc

nP

es la frecuencia del rizo en la tensión de salida es la frecuencia de las portadoras triangulares número de portadoras empleadas en e l inversor multinivel

Otro punto interesante, consiste en la Localización de los armónicos de mayor amplitud en la tensión de línea a neutro para un sistema trifasico; la ecuación (111.29) proporciona una aproximación bastante exacta de esa localización.

(111.29)

donde:

A, armónicos más significativos fc frecuencia de la portadora N, fo frecuencia de la fundamental Ne número de escalones

número de módulos puente completo

Donde Ne toma valores desde O, 1, 3, 5, ....... Ne, menos los números pares. De la ecuación (111.29) se puede observar que los armónicos mas significativos dependen principalmente del número de inversores puente completo utilizados, así como .de la frecuencia de portadora utilizada. Esta técnica distribuye la energía del contenido armónico en una banda, alrededor de la frecuencia de rizo que se obtiene en la ecuación (111.28).

Característica de elevar la frecuencia de rizo a la salida del inversor.

111.4.2 Técnica CDPWM multiportadora

Esta técnica presenta una ventaja para su aplicación en filtros activos debido a SU

Estas técnicas usualmente se aplican a topologías de enclavamiento del punto neutro (DCMLI).

En las figuras 111.9, 111.10 y 111.11 se pueden observar (as distintas variantes de esta técnica, las cuales son presentadas brevemente a continuación.

Método de disposición de oposición de fase (PODPWM)

Con la técnica POD las portadoras por arriba de la referencia de cero están en fase. Las portadoras por abajo están en fase también, pero están desfasadas 180" de aquellas por arriba de cero. La figura 111.9 muestra esta técnica de modulación.

5 8


11

t

b

. . . . . .

1 I' Figura 111.9. Portadoras para la técnica PODPWM.

Utilizando análisis de Fourier se tiene que los armónicos mas significantes están Localizados en dos bandas laterales alrededor de la frecuencia de portadora. Otro punto importante es que este método encuentra simetría de cuarto de onda para m, pares y simetría impar para m, impares (4=0). Por tanto para m, pares sólo estarán presentes en La salida armónicos impares, y para m, impares armónicos pares e impares.

Método de disposición de, fase (PDPWM) 111

Con este método todas las portadoras están en fase como se muestra en la figura 111.10.

f

Figura 111.10. Portadoras para la técnica PDPWM. 11

Para esta técnica, los armónicos más significativos están concentrados en la frecuencia de portadora. También se tiene que e l método PD encuentra sólo armónicos impares para m, impares y encuentra armónikos pares e impares para m, par ($=O).

Método híbrido ii Otra posible variante para esta técnica de modulación con multiportadoras es la

combinación de las dos opciones anteriores, esto es, un método híbrido. La figura 111.11 muestra esta opción, en dodde se puede observar que las señales portadoras, además de estar desplazadas por incrementos contiguos de niveles de cd, también están desfasadas entre si.

11

T

+

. " . . " . . . I .I(.

Figura 111.1 1. Portadoras para la técnica PDPWM. Método hibrido.


El desempeño de esta variante es básicamente e l mismo que los dos anteriores. En [27] se analizó e l desempeño de esta técnica para un inversor multinivel de inversores en cascada de 5 niveles y se encontró que e l contenido armónico de la tensión de salida es idéntico a l método PWM de disposición de fase (PDPWM).

Características pr incipales

son las siguientes: Las principales características, de la técnica de modulación CDPWM con multiportadoras

> Concentra la mayor parte de la energía del contenido armónico airededor de la frecuencia de conmutación o de portadora fc.

> La frecuencia de rizo en la salida del inversor es la frecuencia de portadora, f, = f,.

Para la localización de los armónicos más significativos en un sistema trifásico o monofasico en la tensión línea a neutro se puede recurrir a la ecuación (lil.30), la cual proporciona de manera aproximada el valor de íos armónicos más significativos o de mayor amplitud.

(Ill. 30)

donde:

Am5 armónicos más significativos fc frecuencia de la portadora N e fo frecuencia de la fundamental

número de niveles o de escalones

Donde Ne toma los valores O, 1, 3, 5 .....,. Ne, menos los números pares.

111.5 Técnica PWM programado

Esta técnica se analiza en [28] y su implementación es similar a la técnica de frecuencia fundamental. Teóricamente proporciona la máxima calidad en la tensión de salida entre los métodos PWM utilizando m ángulos de disparo en un cuarto de onda. La figura 111.12 muestra la forma de onda típica de salida para un inversor multinivel de 7 niveles al cual se le aplica esta técnica de modulación.

U R U

Figura 111.12. Tensión de salida para PWM programado.

GO

11 Técnicas de modulación

Cada escalón de tenslón corresponde a la tensión de salida de un inversor puente se calculan para l a eliminación de los armónicos de completo y los ángulos de conmutación

más bajo orden. 1)

E l método presentado en [28] utiliza los ángulos calculados por medio del método clásico de eliminación armóhica en un inversor puente completo. A l utilizar los mismos ángulos de disparo en los tres inversores en cascada, con un ángulo de desfasamiento B entre las señales de disparo para caida inversor, las tensiones de salida se suman como se observa en la figura 111.13 obteniéndose la forma de onda de l a figura 111.12.

II

" d . .

. . . fll : : : 11 . . . :

. . . . . . . . .' . . . . , , , : : : I). 1 . . . .UI. . . . b . . . . . .

t , , < X I U? . . . . - a, ;+us: u; UI ur I'

. .

1 - Fieura 111.13. Tensión de salida de los inversores individuales.

n Las ecuaciones que describen e l contenido armónico para los inversores en cascada

.!I están dadas por: 'I

11 (111.31) bIn =--[cosna, 4V,, -cosnaI + ..... +(-I)'~'cosiiaj + ,.... +COSIIU,,] nz

b3,, = __[cos 4Vd n(a, + p) - {os n(a, + p) + ..... + (-1)j.l cosn(aj + p) + ..... + cosn(u,, + p)] ( I l l . 33 ) nz

Donde: Ill

bl, b2. b3,

es e l contenido armóbico del inversor de referencia es e l contenido armónico del segundo inversor es el contenido armónico del tercer inversor

I/

Sumando las tensiones -de salida de los inversores individuales, los armónicos de salida I1

están dados por: I!

i1 V, = (1 + Zcosnp)bl, (Ill. 34)

Para mantener una amplitud aceptable de la fundamental e l ángulo de desfasamiento p debe ser pequeño y es igual !a:

2ll p = 3(2m + 3) (111.35)

Andisis y desarrollo de un inversor multinivel

Esta método para calcular los ángulos de conmutación es apropiado para la topología de inversores, debido a que en un periodo de la fundamental los tres inversores puente completo trabajan lo mismo.

Características principales

Las principales características de la técnica PWM programado son las siguientes:

9 Permite ia eiiminación selectiva de armónicos. P Proporciona una tensión de salida de alta calidad. 9 Pérdidas por conmutación reducidas.

En general, la técnica PWM programado es la más eficiente entre las técnicas PWM aplicables en inversores multinivel, sin embargo su principal aplicación se encuentra en la reproducción de señales conocidas, por lo tanto su aplicación en un inversor multinivel utilizado como fi l tro activo puede no ser apropiado.

111.6 Conclusiones

A continuación se presentan las conclusiones obtenidas en e l análisis y evaluación de las diferentes técnicas de modulación aplicables a inversores multinivel.

9 Para la técnica de frecuencia fundamental o multipasos tenemos que es apropiada en aquellas aplicaciones donde no se requiere mas que eliminar los armónicos de orden más bajo. Sin embargo, debido a que e l trabajo que se realiza en este tema de tesis se pretende aplicar en un fi l tro activo, esta técnica no es apropiada. Lo anterior se justifica debido a que en la aplicación de filtros activos es necesario reproducir formas de onda de tensión que no tienen una forma definida por tratarse de perturbaciones de la red eléctrica, lo cual implica que el sistema de ecuaciones para calcular los ángulos de disparo presenta una forma compleja, por otro lado, se necesita una gran fidelidad en la reproducción de las distorsiones por e l inversor multinivel, Lo que no se puede lograr con esta técnica de modulación.

9 La técnica PWM vectorial es muy eficiente en e l sentido de que optimiza e l número de conmutaciones para lograr reproducir la señal de entrada o moduladora. Sin embargo, para su implementación en un inversor multinivel esta técnica necesita implementarse en un sistema digital que permita realizar las operaciones matemáticas para encontrar los vectores de tensión y de modulación. Esta técnica de modulación requiere utilizar un procesador digital de señales (DSP, por sus siglas en ingles) y se considera que se encuentra fuera de los alcances de la tesis implementarla.

P En las técnicas PWM senoidales basadas en portadoras se tienen las mejores Opciones para la aplicación en filtros activos, y aún entre ellas tenemos que su desempeño es diferente:

9 Métodos de disposición de portadoras (CD), proporcionan un rizo de tensión en la salida de la misma frecuencia que la portadora y concentran la energía armónica en esa frecuencia. Métodos PWM de corrimiento de fase(PS), e l rizo de tensión en la salida está en proporción directa al número de portadoras utilizadas y por tanto al número de niveles del inversor.

1

62

I1

Técnicas de modulación il

En esta técnica se menciona principalmente la frecuencia del rizo de tensión provocado por las portadoras, debido a que esta característica influye en e l tamaño del f i l tro en la salida del inversor. Y es mas importante debido a que en un fi l tro activo su respuesta dinámica eyta en gran medida relacionada con e l f i l tro de salida utilizado para eliminar e l rizo de tensión producido por las portadoras.

P La técnica PWM prog(amado se aplica principalmente para reproducir señales fijas y presenta los mismos inconvenientes que la técnica de frecuencia fundamental, por tanto para filtros actiyos no es apropiada.

Del análisis realizado, se puebe concluir lo siguiente:

J Se utilizará la técnica PSPWM multiportadora en la implementación del inversor multinivel.

Esta es la elección masllapropiada para la aplicación de inversores multinivel en filtros activos ya que desplaza e l contenido armónico a frecuencias más elevadas que las otras técnicas de modulación, permitiendo reducir e l tamaño del f i l tro de salida y una reproducción más fiel de la señal de entraba por parte del inversor multinivel.

'/

63


64

I1

Ii CAPíTULO IV

DISENO DEL INVERSOR

En e l presente capítulo se muestra e l diseño tanto de l a etapa de potencia, como de la etapa de control del inversdr multinivel de inversores en cascada (CMLI). Se incluye e l diseño térmico, fi l tro de salida y la~mplementación de la etapa de control.

IV.l Síntesis de la etapa $e potencia

De acuerdo a io expuesto en e l capitulo it e l inversor implementado utiliza la topología de inversores en cascada. ca figura i V . l muestra e l inversor multinivel de 7 niveles trifásico implementado. E l número de niveles fue seleccionado debido a que se puede apreciar de manera más clara las ventajas de un inversor multinivel, además, como su estudio está encaminado a la aplicación de filtros activos es una ventaja utiiizar e l mayor número de niveles. I /

I1

Figura IV.l,¡ Esquema trifasico del inversor multinivel de 7 niveles.

't 65


IV . 1 . 1 Requerimientos del CMLl

De la figura IV.l podemos observar que 'para la implementación del inversor multinivel trifasico de 7 niveles se requiere lo siguiente:

P nueve fuentes de cd para alimentar los inversores puente completo P nueve inversores puente completo individuales P impulsores para cada IGBT > fuentes de alimentación para los impulsores P f i l tro de salida

Los puntos anteriores se revisan a continuación y se muestra e l procedimiento empleado para la implementación del inversor.

IV . 1.2 Fuentes de alimentación

En la figura 11.16, se puede observar que la fuente de tensión para los inversores puente completo pueden ser condensadores (compensadores) o bien utilizar una fuente de cd con rectificadores y filtrado capacitivo (accionadores). En este caso se recurrió a la sezunda opción y se construyeron 9 fuentes de cd utilizando 3 transformadores de 1.5 KVA, uno por fase. En la figura IV.2 se muestra e l esquema de las fuentes para una fase del inversor.

Existen diferentes formas de dimensionar e l tamaño de los condensadores. Por ejemplo, de acuerdo al tamaño del rizo que se pretende obtener en la salida, sin embargo, aquí se utilizó un criterio de energía demandada e l cual pareció mas apropiado.

E l tamaño de los condensadores en valor de capacitancia y de tensión se calcula de la siguiente manera. Para una potencia PT del prototipo trifasico se tiene que, cada fase maneja una potencia PF, dada por:

(iV.1) 1 3 T l', = -- P

Figura iV.2. Fuentes de tensión para inversores individuales puente cornpieto

66

Diseño del inversor flL

Si esta potencia se le demanda durante la duración de un ciclo de línea T y suponiendo que los requerimientos de I energía son aproximadamente iguales entonces los joules

II J I: = ¡',:I. (IV.2)

necesarios para esta potencia'están dados por (IV.2)

Entonces los joules que necesita cada inversor puente completo para un inversor multinivel de 7 niveles es igual a:

1 "I J - - J l : IO I' - 3

(IV.3)

En [29] se presenta un método para calcular los condensadores del bus de cd con una tensión de alimentación Vcd 4n cada inversor puente completo. Utilizando la ecuación (IV.3) el valor de los condensadores Ccd para un inversor de 7 niveles por fase puede calcularse de (IV.4). ii

11 I -C,,V:, E J , , 11 2

(IV.4)

i V . i . 3 Módulos de inversores puente completo

donde se puede apreciar los"4 IGBT's que forman el inversor. La estructura de un inversor puente completo es l a que se muestra en la figura IV.3, en

'I1 Las principales características de este inversor se definieron en e l capítulo I y son las

siguientes. La corriente de tolector pico que deben manejar los dispositivos semiconductores es igual a:

(IV.5) I = 'cd . CP

I/

Donde:

Es la impedancia equivalente de la carga 4

La tensión colector emisor de los interruptores VCE, se expresa como:

It

Z,,,,,

!I

v,, = v,, (IV.6) It

11 I1

1 I!

:, Figura IV.3. Inversor puente completo.

67

II


En e l inversor multinivel de la figura IV.1, la impedancia de carga para obtener una potencia de fase PF con una tensión fase neutro VL, es igual a:

(IV.7)

Las características de tensión y corriente de los dispositivos semiconductores utilizados en e l inversor puente completo son determinadas principalmente poi- la carga, La cual establece las tensiones y corrientes máximas a utilizar por e i inversor.

Diseño térmico

Uno de los puntos más importantes en e l diseño de un inversor es lo concerniente a l diseño térmico, cuyo objetivo consiste en evitar que en alguna condición los dispositivos alcancen la temperatura de unión maxima provocando la destrucción del dispositivo.

En este caso, considerando que e l inversor multinivel está formado por inversores puente completo individuales, e l diseño térmico se realizará sólo para un módulo de puente completo.

Para realizar el diseño se parte del modelo térmico de la figura IV.4. En la cual se puede observar la representación térmica para los cuatro interruptores de potencia con sus respectivos diodos en antiparalelo y donde La variable de interés es la resistencia térmica disipador-ambiente, la cual es igual a:

(IV.8)

donde:

TJT temperatura de unión en e l IGBT ROJC resistencia térmica unión-encapsulado( IGBT) . ROJD resistencia térmica unión-encapsulado(diodo) Recs resistencia térmica encapsulado-disipador de los IGBT's R ~ S A resistencia térmica disipador-ambiente PT potencia disipada por cada IGBT P O potencia disipada por cada diodo

Las variables se pueden obtener de las hojas de especificaciones de los componentes utilizados, excepto para La potencia disipada por los IGBT's y Los diodos.

a) Perdidas en los IGBTs

las pérdidas por conmutación (Psw), entonces las pérdidas totales están dadas por: Las pérdidas en los dispositivos se pueden agrupar en perdidas por conducción (Pss) más

P.,. = P,, +Psw (IV.9)

68

11 Diseño del inversor

I/

donde:

con:

Figura IV.4. Modelo térmico de un inversor puente completo

II

,!I 1's = ',",I%, @COSO)

ps, = (J:Sw,",,) + k W , " I l , )Csw

I1

JP VCErat Tensión cole2tor-emisor en saturación. D Ciclo de trabajo. 0 Eswconi Esw<ottl fsw

b) Pérdidas en los diodos 11,

. Aor pico de la corriente senoidal en la salida.

Ángulo de delfasamiento entre tensión y corriente de salida. Energía de conmutación en e l encendido del IGBT. Energía de cdnmutación en e l apagado del IGBT. Frecuencia df conmutación de los semiconductores.

Las perdidas para lo: diodos están dadas por:

donde: , Po = I p v,+, [( 1 - cosoos ]

11

(1V.10)

(IV. 11 )

(IV.12)

Caída de tensión del diodo en sentido directo. I1

VFM

La corriente pico IP esta determinada por la carga y la potencia a manejar por el

Una vez obtenidas las perdidas en los diodos e IGBT's, es posible calcular la resistencia térmica disipador-ambiente y seleccionar un disipador adecuado para e l inversor puente completo.

inversor.

,I

69


I V . 1.4 Filtro de salida

Existen varios criterios para diseñar e l f i l tro de salida de un inversor y en l a mayoría de los casos se debe considerar e l tipo de respuesta que presenta e l filtro, tal como se hace en [5] de manera que la tensión proporcionada por e l inversor sea de la mayor calidad posible. La figura IV.5 muestra e l diagrama del f i l tro de salida para una fase.

Figura IV.5. Filtro de salida

En este caso tenemos que l a tensión de entrada es proporcionada por tres inversores puente completo conectados en cascada ta l como se muestra en la fisura IV.l. La etapa de filtrado en la salida de cualquier inversor es indispensable para que la salida proporcione una tensión senoidal, lo más posible libre de contaminación armónica. Así, tenemos que los requerimientos mas importantes del diseño del f i l tro de salida son:.

> atenuar al máximo los armónicos más sisnificativos Y transferir la fundamental con la menor atenuación posible > reducir en lo posible e l tamaiio del f i l tro 9 mantener un THD bajo

De esta manera, tenemos que e l desempeño de un inversor sea cual sea la aplicación depende en gran medida del f i l tro de salida, por lo que se debe tener gran cuidado en su diseño.

Filtro LC

Para e l f i l tro LC de la figura IV.5 con su respectiva carga la función de transferencia es igual a:

donde:

I I w o = ' -

I LC

(iV.13)

(iV.14)

(1'4.15)

70

Diseño del inversor 11

y se tiene que: !I

0 0

Q

De las ecuaciones anieriores se puede observar que la frecuencia de resonancia del f i l tro la fijan L y C, mientra4lque e l factor de calidad depende de R, por tanto la respuesta en frecuencia es dependiente de la carga. Para e l diseño del f i l tro de salida, generalmente se puede contar con tres aproximaciones, estas son:

Es la frecuencia de resonancia. Factor de calidad del filtro.

I1

> filtros Butterworth D filtros Chebyshev > filtros Bessel 11

Cada tipo de f i l t ra presenta diferentes características o desempeño; e l filtro Butterworth tiene una respuesta en frecuencia plana, no presenta un pico de ganancia alrededor de l a frecuencia +e corte, sin embargo, presenta una respuesta aproximada a un filtro ideal. Por otra parte, e l filtro Chebyshev a cambio de una respuesta más ideal como filtro, introduce oscilaciones en la ganancia, lo cual para aplicaciones delicadas no es aceptable. Por Último, e l filtro Bessel presenta un desempeño pobre en la banda de atenuación e introduce,un desfasamiento significativo entre l a tensión de entrada y la tensión de salida.

Considerando la.aplicación de filtros activos, se eligió un fi ltro Butterworth por e l tipo de respuesta que presenta para implementar e l filtro de salida, los valores de L y C se pueden calcular de (IV.14) y (lV.15),

I

'I escalamiento. .I1

Otra manera de obtener los valores es utilizando las siguientes expresiones de

I1 R, L. = . I/ o,

donde:

(iV.16)

I Es la carga a plena potencia. Es la frecuencia de resonancia.

R, u,

Para calcular los elementos se deben multiplicar los valores de referencia de la ecuación (lV.16) por los ndmalizados para la aproximación Butterworth los cuales se pueden encontrar en [ 5 ] .

IV.2 Tarjetas de tiernpoljrnuerto

Durante la operación normal de un inversor puente completo las señales enviadas a los interruptores de potencia"en un misma rama son complementarias, es decir, mientras un interruptor esta apagado e l otro debe mantenerse encendido. Sin embargo, debido a que los dispositivos semiconductofes no son dispositivos ideales, existe un momento durante la conmutación en e l cual ,/os dos interruptores en una misma rama están conduciendo, provocando un cortocircuito en la fuente de alimentación. Con e l propósito de evitar esta situación se deben implementar protecciones para los dispositivos semiconductores, lo cual se logra colocando un t iempohuerto entre las señales de disparo complementarias.

't

I¡


E l circuito disponible para generar los tiempos muertos en inversores puente completo sólo contempla e l obtener en la salida del inversor + Ved, y -Vcdt en donde Vcd es la tensión de alimentación de un inversor individual, y por tanto no se obtiene e l nivel de tierra. Sin embargo, para e l inversor multinivel esto si es necesario, así que se realizaron modificaciones en e l circuito de tiempo muerto que ya se tenia para así poder obtener en la salida + Vcd, tierra y -Ved. El circuito resultante para una sola rama resultó de gran tamaño debido a que utilizaba una gran cantidad de componentes para lograr la modificación mencionada, además de que se trataba de generar señales de tiempo muerto para tres inversores puente completo por cada fase del inversor muitinivel.

Para reducir e l tamaño del circuito se optó por sustituir todas las compuertas lógicas posibles por un arreglo lógico genérico (GAL, por sus siglas en inglés), e l cual es un dispositivo en e l cual se pueden programar las ecuaciones lógicas del circuito a sustituir, en este caso se utilizó la GAL22VlO de Lattice. Por esta razón, se hizo necesario aprender a programar este dispositivo y una vez obtenidos los programas necesarios proceder a la construcción de las tarjetas de tiempo muerto, los diagramas y los programas pertinentes se pueden encontrar en los apéndices 3 y 5 respectivamente.

Cada tarjeta tiene las siguientes características:

9 doce entradas para señales de cortocircuito 9 seis entradas digitales para las señales PWM de disparo 9 entrada de paro y reset 9 doce salidas digitales de señales PWM con tiempo muerto 9 tiempo muerto entre señales: 1.5 - 1.7 lis

Las entradas para señales de cortocircuito son utilizadas para detener e l funcionamiento de una rama del inversor, se producen cuando algún IGBT sufre un cortocircuito y su impulsor se encarga de transmitirla al sistema, la tarjeta de tiempo muerto la recibe y suspende la transmisión de los pulsos PWM al inversor; los impulsores utilizados en e l presente trabajo no proporcionan estas señales, pero se consideró que podrían ser Útiles a futuro, además de hacer al equipo lo más flexible posible.

Las 6 entradas digitales para señales PWM permiten manejar 3 inversores puente completo, donde cada inversor necesita 2 de estas señales, los pulsos PWM se producen a l compararse 6 portadoras triangulares con una senoide.

Las entradas de paro y reset se implementaron para permitir e l bloqueo manual de las señales PWM, cada tarjeta cuenta con estas dos entradas; por Último, se tiene e l tiempo muerto generado, e l cual puede variar un poco debido principalmente a los componentes utilizados.

W . Z . 1 Tiempo muerto

La generación del tiempo muerto entre señales se obtiene por medio de un circuito integrado 74LS123 e l cual genera un pulso, cuya duración depende de un arreglo RC, estableciéndose e l tiempo muerto entre señales. La expresión que establece e l tiempo muerto se obtiene de las hojas de datos del integrado, y es igual a:

72

,111 Diseño del inversor

I1 en donde: !

k t w Tiempo en nanosegundos. Rex, Resistencia en kQ . C,,, Capacitahcia en PF.

Esta parte es vital en! cualquier convertidor puente completo, ya que evita posibles cortos en los dos semiconductores de una misma rama debido a l funcionamiento no ideal de los mismos, esto se debe a que toman un tiempo en apagarse y a l encenderse, provocando que durante determinado instante estén conduciendo los dos al mismo tiempo y provocando un corto circuito en la fuente d:, cd de alimentación, se toma como ejemplo un inversor puente completo como e l de la figura iV.3.

iV.3 Diseño de la etapa de! potencia

A Continuación, se present? e l diseño de l a etapa de potencia del inversor multinivel implementado. La potencia nominal del inversor se ha propuesto de 5 kVA, sin embargo, se puede extrapolar a una capacidad mayor. Así, los datos de partida para e l diseño del inversor multinivel son:

Es una constante igual a 0.45.

<'

'I/

PT= 5 kW Ved= 60 V n= 7 niveles VL= 127 Vca

'I E l diseño del inversor multinivel comprende los siguientes puntos:

P fuentes de alimentación P selección de semiconductores P diseño térmico I1

Los puntos anteriores"se desarrollan a continuación. 11).

Fuentes de alimentación I!

De acuerdo a la ecuación (lV..l), la potencia de una fase es igual a: I1

= (5kVA) = 1 .66kVA (IV. 18)

entonces, en un ciclo de línea los joules necesarios por fase son:

J , = (I.66kVA)(I6.66iiiS)= 27.765 (IV. 19)

y utilizando ( iV.3) se obtienen los joules que cada puente completo utilizara, considerando que son tres inversores puente completo por fase:

I/

I1

! 1 b p - 3

J - -(27.76J)= 9.255 (IV.20)


por lo tanto, a partir de la ecuación (IV.4) es posible encontrar e l valor de los condensadores para las fuentes de cd, siendo igual a:

= 5140.5pI 2(9.25.1) (60V)’

c = - ~ (IV.21)

En la implementación del inversor multinivel se utilizaron dos condensadores en paralelo de 4700 pF/100 v para cada fuente de cd, debido principalmente a la disponibilidad de los mismos.

Las fuentes individuales tienen, por lo tanto, las siguientes características:

9 Tensión de salida Vcd = 60 v 9 Condensadores 9400 pF

En la selección de los dispositivos semiconductores se necesita calcular la corriente que deben soportar para manejar la potencia de fase, sin embargo, antes es necesario conocer l a carga que demande esa potencia, utilizando (IV.7) l a carga por fase es igual a:

= 9.68Q (127V)Z I< - -- I_ - I.66kVA

(IV.22)

entonces, utilizando la ecuación (IV.5) se puede encontrar la corriente pico, la cual es igual a:

(IV.23)

Selección de semiconductores

Para mantener un margen de seguridad debido a picos de corriente o de tensión, los dispositivos seleccionados son e l IGBT IRG4PC50FD de International Rectifier, e l cual tiene las siguientes características:

9 VCEs Tensión colector - emisor: 600 V 9 IC @ Tc = 1 0 0 ° C Corriente continua de colector: 39 A ,b VGE Tensión Base - Emisor: i 20 V 9 Po @ Tc = 100°C Maxima disipación de potencia: 78 W

La etapa de potencia se implementó utilizando componentes discretos y siguiendo e l esquema presentado en la figura IV. 1.

Diseño térmico

Si se considera que cada fase maneja 1.66 kVA, entonces I c p = 1 8 . 5 5 A, por otra parte, para conocer e l ciclo de trabajo se necesita conocer los ángulos de conmutación del inversor, sin embargo, como las señales de disparo en los semiconductores de una rama son complementarias e l ciclo de trabajo total en una rama es de 1 por lo que se puede proponer un valor del 5096, por lo tanto, se propone e l ciclo de trabajo D igual a 50%.

74

I1 Diseño del inversor

Para e l factor Cos 0; este representa e l factor de potencia de salida del inversor, en donde, con carga puramente resistiva los diodos no trabajan, con carga puramente inductiva o capacitiva los IGBTs no trab$jan, por lo que se puede sugerir un valor de 0.8. La frecuencia de conmutación fsw se selecciona de manera que sea múltiplo par de la frecuencia fundamental, por lo que la tensión de salida sólo presentara armónicos de orden impar.

Los valores para calchar las pérdidas en IGBTs y diodos en antiparalelo son: I/

ICP = 18.55 A V c m = 1.45 v (hojas de especificaciones) WFM = 1.2 v (hojas de especificaciones) D = 50% cos o = 0.8 Eswconi = 1.5 mJ (hojas de especificaciones) Eswcotii = 2.4 mJ (hojas de especificaciones) f:" sw - - 3 kHz

Así, utilizando la ecuación (IV.10) las perdidas por conducción en los IGBT's, son igual I! i]P,, = ( iS .55A~l .45V~O.5~0 .8 )= 10.75W (IV. 24) II

a:

Las perdidas por conmutación están dadas por la ecuación ( iV . l l ) : II

= [(1.5iiiJ)+ (2.41iiJ)X3kl-Iz) = 1 1 .7W (IV.25)

y de la ecuación (1'4.8) se obtienen las perdidas totales en los IGBTs, las cuales son

PT =(i0.75W)+(l i.7W)=22.45W (IV.26)

4 :p igual a:

I1

Las perdidas en los diodos utilizando (IV.12) son igual a : I1

b,, = (iS.55Axi .2V)[[I - (0.8)](0.5)] = 2.22W I1

(iV.27)

Los demás valores necesarios en la ecuación (IV.8) de resistencias térmicas se obtienen en las hojas de especificaciones,¡ así:

Rojc = 0.64 C" / W I1

' Rojo = 0.83 C ' I W Rocs = 0.24 C " / W I/

También se tiene que la temperatura de unión máxima del IGBT (TJT) es de 150 C",,,, considerando TA = 40 C" y empleando un margen de seguridad, se propone un valor para TJT = 130 C".

./

Y i

" Rots = 0.706 C " / W (lV.28) ./I

Esta resistencia térmica es ,.la resistencia máxima para seleccionar un disipador para e l

Por tanto, utilizando (IV.8),, encontramos que RUSA tiene e l valor de:

inversor puente completo con 4 IGBTs con diodos en antiparalelo.

75


Clase de sistema Distorsión Armónica Total (THD) Aplicaciones críticas 3% Sistemas generales 5% . Sistemas especializados 10%

Calculo de L y C del filtro de salida

Para e l calculo de los componentes se parte de los siguientes puntos: la frecuencia de rizo de la tensión de salida (f,,,,), la frecuencia de corte (fc,), y la carga a manejar por e l inversor (RL), de los cuales los valores se listan a continuación.

frizo= 18kHz f,,= 11 kHz RL= 9 . 6 8 n

La frecuencia de corte es la frecuencia maxima permitida para obtener la atenuación deseada del contenido armónico presente en la salida del inversor muitinivel, se seleccionó esa frecuencia de corte para reducir lo más posible e l tamaño del f i l tro y que representara para e l inversor una carga despreciable en comparación con RL, además, se considera la opción de elevar la frecuencia de las portadoras y seguir utilizando e l mismo fi l tro de salida.

A continuación se establecen los limites para THD a baja tensión.

En este caso se considera obtener e l THD para un sistema especializado, esto es, cuando e l convertidor está operando para una carga en específico. Por lo tanto, e l f i l tro se calcula para una carga resistiva y que e l THD que se obtenga sea menor del 10%.

Utilizando f,, se puede obtener la frecuencia angular, siendo igual a:

a,, = 241 I kHz) = 69 I Ijrad/seg (iV.29)

y seleccionando un valor de Q= 0.7071 por la aproximación Butterworth, se puede obtener un sistema de ecuaciones para los valores de L y C, por lo tanto de la ecuación (IV.14) se tiene que:

utilizando la ecuación (iV.15) se obtiene:

y resolviendo las ecuaciones para L y C los valores son los siyientes:

(IV.30)

(IV.31)

L = 1 9 8 . 1 ~ 9 Y C = 1.055~.

II

1

Diseño del inversor '1

Si se utilizan las eipresiones de escalamiento entonces, de la ecuación (lV.16), se obtienen los siguientes valores de L y C:

I1

L , 7,147114

Utilizando valores nokmalizados para la aproximación Butterworth, los valores de L y C son los siguientes: I1

'1 L =(l.4142)&, =207.88pO i

C = (0.707 l)C, = 1 pp

Como se puede obserbar, los valores son Prácticamente los mismos que los obtenidos por medio de las ecuaciones (IV.30) y (lV.31), en la implementación del f i l tro se utilizó una inductancia de 200pH y un iondensador de 1pF. E l desempeño del f i l tro se observará en e l próximo capitulo durante las pruebas realizadas al sistema.

IV.4 Etapa de control I1

Esta parte es la encargada de generar las señales senoidales y triangulares para la técnica de modulación seleccionada para e l inversor multinivel, .proporcionar las señales di%ita\es PWM para las tarjeta! de tiempo muerto, y permitir variar los índices de modulación, e l de amplitud ma y e l de frecuencia m,.

IV.4.1 Requerimientos

Como en e l prototipolmonofásico se tienen 3 inversores en cascada, utilizando La ecuación (111.26) se obtiene un ángulo de desfasamiento entre portadoras igual a:

(IV.32)

I1 seleccionando una frecuencia de portadora de 3 kHz y utilizando la ecuación (111.24) se tiene que e l índice de modulación de'krecuencias es igual a:

I)

3kHz ,,, - -- --- = 50 6OHz

I1

111.

I - (IV.33)

Lo anterior se realizó pata que, de acuerdo a las características de la técnica aplicada en esta topología, la frecuencia' del rizo de salida en e l inversor multinivel se obtiene de l a ecuación (iii.28), y es igu.ai a:

''

(iV.34)

Por otra parte, la selección de una frecuencia de portadora múltiplo par de la frecuencia fundamental permite que sólo se presenten en su salida armónicos de orden impar.

I, f,,, = (6X3kl-I~) = 1 8 k l - I ~

Debido a que e l prototipo e s un sistema trifasico, se necesita:

P 6 señales portadoras desfasadas 60 grados con frecuencia de 3 Khz. > 3 señales senoidales desfai'adas 120 grados con frecuencia de 60 Hz.

U

Andisis y desarrollo de un inversor multinivel

A continuación se describe la implementación del circuito para generar estas sehales. ~

IV.4.2 Generación de seh~les

Para la generación de las señales senoidales y triangulares, se optó por hacerlo con base en memorias de solo lectura programables borrables (EPROM, pos sus siglas en ingles) programando los datos de las formas de onda correspondientes. E l uso de circuitos analógicos para la generación de las señales se descartó debido a que los datos en formato digital son mas inmunes al ruido, además, después de tener las señales, la Única parte en donde se usan en su forma analógica es en la etapa de comparadores. Si se utiliza algún circuito totalmente analógico para generar las señales, entonces los circuitos pueden ser mas susceptibles a perturbaciones que afecten las señales y e l desempeño del inversor, debido a que necesitan más etapas.

Programación de memorias EEPROM

Para obtener las señales senoidales y triangulares se utilizaron 6 memorias 27C64, e l principal motivo fue la disponibilidad de las mismas. Estas memorias tienen las siguientes características:

P tiempo de acceso: 150 ns 9 8 K b x 8 9 borrables por luz ultravioleta

Para programar estas señales en las memorias se realizó e l siguiente procedimiento:

a)

b)

c)

Se generaron estas señales en e l programa PSPICE, con lo cual se obtienen los datos decimales que forman estas señales. Posteriormente se trasladan al paquete EXCEL para realizar la conversión a formato hexadecimal, que es e( tipo de datos que se graban realmente en las memorias. Con los archivos correspondientes de cada señal, se graban las memorias utilizando e l programador MEGAMAX.

La estructura en bloques del circuito para generar las señales PWM para e l inversor multinivel se muestra en la figura IV.6, las cuales son: la generación de señales digitales, conversión digital analógica y la etapa comparadora de la cual sólo se muestra e l diagrama para una fase.

78


Esta etapa tiene como salidas las señales triangulares y senoidales en forma analógica, y cada integrado DAC puede proporcionar la señal que se requiera y su negado, en e l caso de las señales triangulares esto se necesita, tal como se observa en la figura IV.9, evitandose así e l utilizar más memorias.

Entre las etapas de comparación y de conversión digital analógica se cuenta con una etapa de operacionales para las señales senoidales, esto es para poder manejar e l índice de modulación de amplitud ma, e l índice de modulación de frecuencias m, se maneja desde e l reloj con e l que se obtienen los datos de Las memorias.

Etapa cornparadora

Posteriormente a la generación sincronizada de todas las señales, se pasa a la etapa de comparación con e l circuito integrado LM311N, e l cual es un integrado especial como comparador. Este circuito se alimenta con fuente bipolar y en la salida es posible obtener señales digitales utilizando un nivel TiL para referenciar la señal.

Como resultado de esta etapa se tienen las señales de control para las tarjetas de tiempo muerto, esto es, 6 señales para cada tarjeta y 18 en totai para e l inversor multinivel trifásico.

En resumen, con e l circuito de control implementado se tiene la capacidad de poder manejar:

J La técnica de modulación PSPWM en un inversor multinivel de 7 niveles. J E l índice de modulación de amplitud ma. J E l índice de modulación de frecuencias m,.

En e l capítulo V se presentan los resultados obtenidos en las pruebas realizadas al inversor multinivel de inversores en cascada con diferentes cargas.

La tabla IV.2 muestra un resumen de las principales características del inversor rnultinivel implementado.

Tabla IV.2. Principaies características del inversor multinivel trifasico.

80

" I/ CAPíTULO V 1

il! I'

RESULTADOS DE SIMULACIÓN Y EXPERIMENTALES

,d I/

En este capitulo se presentan las simulaciones realizadas correspondientes al inversor muitinivei; las simulaciones se! realizaron para las tres topoiogías muitinivei en e i paquete PSPICE, sin embargo, sólo se ;resentan las correspondientes a la topología seleccionada de inversores en cascada. Posteri8rmente se presentan los resultados experimentales obtenidos en las pruebas realizadas a l prototipo de inversor multinivel con diferentes tipos de carga.

V . l Introducción .I

E l objetivo de las pruebas experimentales ha sido verificar e l funcionamiento del inversor multinivel en diferentek condiciones: distintas cargas, con y sin fi l tro de salida, así como a distintos índices de modulación. También se incluyen en las pruebas experimentales la reproducción de armónicos múltiples de la frecuencia de línea, reproducción de sehales contaminadas con armónicos y la respuesta ante pendientes de tensión (dV/dt), debido a que e l enfoque dei tema de tesis esta encaminado hacia la apiicación del inversor muitinivel en filtros activos. I1

I I

Figura V.1. Conexión de la carga y del inversor multinivel.

81 .j


La figura V.l representa la conexión de l a carga y del inversor multinivel, e l esquema es utilizado tanto en las simulaciones como en las pruebas experimentales.

V.2 Resultados de simulación

Los resultados de simulación comprenden la utilización de carga resistiva, resistiva- inductiva y la reproducción de señales que son de interés en e l área de filtros activos.

V.i.1 Simulación con carga resistiva

R r = 1 5 n

En la figura V.2 se muestran los resultados de simulación obtenidos para la tensión de salida con una carga resistiva, bajo los siguientes parametros:

Carga Tensión de alimentación Frecuencia de portadora Frecuencia de la fundamental índice de modulación Sin f i l t ro de salida

Resistiva vc* = 57 v f, =3 kHz f,= 60 Hz ma = I

Con los parametros anteriores en la simulación se obtuvo un THD del 13.7%. ,-,............. ~.,~... ..~... ..................................... ~ , ~ . ~ ~ . ~ ~ ~ . . ~ ...............................

.,,,,; ..-: ..... ....................................... ~ ...~...~.,. . . .,. .. ...~ ........................ / i " ._ <.. .<. ,̂ "^ ,̂ - .̂ I" .-/ .,_ ..,..,,

5 mrldiv, 5 kHz1div

Figura V.2. Simulación con carga RL sin filtro de salida. De arriba hacia abajo: tensión de linea-neutro, VL.,,, y contenido armónico

La figura V.3 muestra e l resultado de simulación para l a tensión de salida del inversor utilizando el f i l t ro de salida, los parametros de simulación son los mismos que para la figura V.2 y la frecuencia de corte del f i l tro de salida es de 11 kHz, con lo cual se obtiene un THD en la tensión de salida de 7.66%.

82

I1

!Resultados de simulación y experimentales

,. :

;; _.It ............,...... ~ ...~~...~ ................... ~ . . .~ .... ..,............ ~ . . . ~ ~ . . ~ ........... .. " ." .- ." . I- ,... I." ,." :

,I* ..,..,<,

I1 2 msidiv, 5 kHz/div

Figura V.3. Simulación con carga RL con filtro de salida. De arriba hacia abajo: tensión de linea-neutro, Vi.,,, y contenido armónico

I

R ~ z l O n 11

I/ Debido a que la carga para la que se diseñó e l f i l tro de salida para obtener una

potencia de salida de 1.66 kVA por fase es de 9.680 se realizaron pruebas con la carga de 10 R ya que es e l valor mas próximo que se obtuvo con las cargas existentes en e l laboratorio.

En la figura V.4 se mud:tran los resultados de simulación obtenidos para la tensión de salida con una carga resistiva de 10 n, bajo los siguientes parámetros:

,I Carga Tensión de aiimentaciód Frecuencia de portadora Frecuencia de la fundamental índice de modulación ,

il

Sin fi l tro de salida i

Resistiva VCd = 57 v f, =3 k H i f. = 60 Hz ma =I

Con los parámetros anteiiores en la simulación se obtuvo un THD del 16.08%. :I/

I) 5 ms/div, 5 kHz/div

Figura V.4. Simulación con carga RL sin filtro de salida. De arriba hacia abajo: tensión de linea-neutro, " VL+, y contenido armónico H

83

I/


La figura V.5 muestra el resultado de simulación para la tensión de salida del inversor utilizando el fi ltro de salida, los parametros de simulación son los mismos que para la figura V.4 y la frecuencia de corte del fi ltro de salida es de 11 kHz, con lo cual se obtiene un THD en la tensión de 6.79%.

/: =I>,: .ly ...................................... ..... ~ ......................... ~ ,............. ..................... ~ . : .. m ”, ”, ,- m, I., I”,;

I,. .,,U.*,

2 mridiv, 5 kHzidiv

Figura V.5. Simulación de carga RL con fikro de salida. De arriba hacia abajo: tensión de linea- neutro, VL.,, y contenido armónico.

V.2.2 Simulación con carga resistiva-inductiva

En la figura V.6 se muestra la simulación para la tensión de salida con una carga resistiva inductiva, se conectó una resistencia en serie con una inductancia en cada fase y sin fi ltro de salida. Para la carga mencionada anteriormente se tienen las siguientes especificaciones.

Carga

Frecuencia de portadora fc=3 kHz Frecuencia de la fundamental f, = 60 Hi índice de modulación m, =1 Sin f i l tro de salida

Obteniéndose en la simulación un THD en la tensión V L . ~ de 15.70%

R L = 28.5Q , LL = 58 mH Tensión de alimentación Vc,j = 60 V

84

,Resultados de simuloción y experimentales

II I" ................ ~ . . ~ ~ ..............

100 Vldiv

10 Aldiv ~," ........... ~ .... ~~ ..... ~ ......... ~...~~...~ ............... ~...~ ................ ~ ,... ~ ................ ~ ~ . . ~ ........ .. ." <.. ,,- .- "" 1.. - I.. - I".

,<- ...,*,.:,, . 1*1,.",

!

ll

II

5 mrldiv, 5 kHzldiv

Figura V.6. Tensión de salida VL.,, y corriente IL en la carga sin filtro de salida.

V.2.3 Simulación a frecuencias superiores a 3 kHz

parárnetros: La figura V.7 muestra' la simulación para e l inversor multinivel, con los siguientes

'1

Carga ii Resistiva con una RL = 15 n Tensión de alimentación Frecuencia de portadora Frecuencia de la fundamental

I/ índice de modulación

El THD que se obtiene cbn la simulación es de 1.6 %. Se observa una ligera distorsión de

Vcd = 57 v f, =15 kHz f, = 60 Hz ma =I

Frecuencia de corte deíifiltro de salida ffC = 1 1 kHZ

cruce por cero, la cual contribuye principalmente en la amplitud del tercer armónico. ¡E

j II

200 Vldiv

: , !a,,! .,,.......... J L .... ~ ~ . . ~ ...................... ~ .,.. ~ ~ . . . ~

~ .... ~ ............... ~~

I ,J.- <.. ,- 2- n- 1- ,._ .- "" ,_/ 11-

..,,-:*, ,.y , . 50VIdiv ~

9 - l

j .:\ >LL>./ ,

>.wz ,,..", S.."< .. s... 1.". .I Y

Ir-, . .,.*/,,') I.'"'

5 mrldiv, 5W Hzldiv 1

Figura V.7. Simulación de prueba a 15 kHz. De arriba hacia abajo: tensión de salida , y contenido a'rmónico de la tensión de salida.

85

Análisis Y desarrollo de un inversor multinivel

V.2.4 Reproducción de señales

Inyección del tercer armónico

En la figura V.8 se puede observar la simulación de la reproducción del armónico a 180 Hz por e l inversor multinivel en una fase, así como también, se puede observar en e l espectro armónico la amplitud de la fundamental. La prueba se realizó bajo las siguientes condiciones:

Carga

Frecuencia de portadora Frecuencia de la fundamental

Resistiva con una RL = 15 R

f, =6.5 kHz fo= 180 Hz

Tensión de alimentación Vcd = 60 v

índice de modulación ma =I Frecuencia de corte del f i l tro de salida f,= 11 kHz

,_ ..... ~ ~ . ~ ~ ~ . . . ~ .................... ~ . . . ~ ~ ....................... ~~~ ........................ ~~ . .~~ . . .~ ............... ~.,

2 mstdiv, 5 kHzldiv

Figura V.8. Simulación de reproducción de senoidal a 180 Hz utiiizando el Inversor multinivei. De arriba hacia abajo: tensión de salida, y espectro en frecuencia de la tensión.

Inyección del quinto armónico

En la figura V.9 se puede observar la simulación de la reproducción del armónico a 300 Hz por e l inversor multinivel en una fase, así como también, se puede observar en el espectro armónico la amplitud de la fundamental. La prueba se realizó bajo las siguientes condiciones:

Carga Resistiva con una RL = 15 R Tensión de alimentación Vcd 60 v Frecuencia de portadora Frecuencia de la fundamental índice de modulación - ma =I

f, =6.5 kHz f,= 300 Hz

Frecuencia de corte del f i l tro de salida f , = l l kHz

86

Resultados de simulación y experimentales

: m .. I" - I - ,_ ,," I- e... "i ...... ' ! ~ ~ ...._...........,. ~~..: ~~ ............... ~~ .... ~ ............... ~~ .................... ~.~..!

> I _ . .$."/,,

li 2 msldiv, 5 kHz/div Figura V.9. Simulación de reproducción de senoidal a 300 Hz utilizando el inversor multinivel.

De arriba hacia abajo': tensión de salida, y espectro en frecuencia de la tensión. : I(!

i Reproducción de senoidal historsionada con armónicos

En la figura V.10 se muestran la simulación de la señal de referencia distorsionada y en donde se pueden apreciar las1,amplitudes de los armónicos y la forma de onda que debería estar presente en La salida, Ia distorsión armónica que presenta esta señal es del 14%. La figura V . l l corresponde a la simulación utilizando e l inversor multinivel. Las condiciones para esta prueba son: II

Resistiva con una RL = 15 Q

f, =6.5 kHz f,,= 60 HZ

Vcd = 60 V Carga 1): Tensión de alimentación Frecuencia de portadora Frecuencia de la fundamental hdice de modulación ma =I Frecuencia de corte del (filtro de salida fi,=11 kHz

5 mrldiv, 400 Hzldiv I1

Figura V.10. Señal de referencia distorsionada. De arriba hacia abajo: señal de referencia distorsionada, y espectro en frecuencia de la tensión. THD = 14%.

'87


..I_..~~~ ...........................................................................................................

,.,>>: .>..,... ... ...................................................................................... ~, .< ,- ,- I* I- 1.- I., X" .- I)" 1-

I,* . -.<*3,:,,

.LA-. . ............... I. ...... <.**. ...... 1"". I""

I."._.

5 msfdiv, 4W Hzldiv

Figura V . l l . Simulación de tensión distorsionada utilizando el inversor multinivel. De arriba hacia abajo: tensión de salida, y espectro en frecuencia de la tensión.

Reproducción de dvldt

La figura V.12 muestra la simulación de una forma de onda con un dV/dt en el inversor multinivel. Las condiciones de operación para e l inversor multinivel en esta prueba son las siguientes:

Carga resistiva RL= 15 R

Frecuencia de portadora ' f, =6 kHi Frecuencia de la fundamental f,,= 60 Hz índice de modulación ma =I

Tensión de alimentación VCd = 40 V

Frecuencia de corte del f i l t ro de salida ffC = 11 kHz

200 4 I I I I I u u p Vldiv I

5 mrldiv

Figura V.12. Simulación de dV/dt. De arriba hacia abajo: Sena1 de referencia, y tensión de salida del inversor multinivel.

88

11 Resultados de simulación y experimentales

i i

I/ V.3 Resultados experimentales

Para e l inversor multinivel implementado se realizaron distintas pruebas, las cuales han tenido como objetivo principal corroborar e l funcionamiento de la técnica de modulación y e l desempeño del inversor para la aplicación de fi ltro activo.

lii Los resultados experimentales que se obtuvieron del prototipo de inversor multinivel se

clasifican de la siguiente manera:

9 pruebas con carga resistiva 9 pruebas con carga resistiva-inductiva 9 pruebas con carga inductiva > prueba? a una frecuencia mayor de 3 kHz en cada inversor 9 reproducción de armónicos

!I

I1 En todas las pruebas se consideró la tensión de salida como principal parámetro. Asimismo, se presentan gráficas del contenido armónico bajo diferentes índices de modulación y se incluye e l valor de THD obtenido en el inversor multinivel de inversores en cascada.

V.3.1 Pruebas con carga resistiva

,

Para esta prueba de cabga resistiva se consideran dos condiciones:

9 prueba sin fi ltro de salida 9 prueba con fi ltro de salida

En la prueba con fi ltro de salida este se diseñó para una potencia aproximada de 1.6 kVA, por tanto las pruebas ?o deberán pasar de este \imite de potencia a manejar; no considerando en gran medida a l inversor multinivel ya que éste puede manejar potencias mas elevadas, sino mas bien a l f i ltro de salida, dado que cada fi ltro se diseña para determinada

Para la mayoría de las pruebas se aplicó un indice de modulación de 1, debido a que se obtiene la menor distorsión armónica ta l como se presenta más adelante. A continuación se presentan los resultados experimentales sin fi ltro de salida.

Los resultados experimentales para los mismos parámetros de la figura V.2 se muestran en la figura V.13, obteniéndose'un THD de 21.9%.

Un punto importante e;: observar la respuesta del inversor ante diferentes índices de modulación para esto se variÓ8,el parametro ma, ta l como se observa en la figura V.14. Se observa cómo lo que básicamente cambia es la amplitud de la fundamental y la amplitud del rizo de tensión debido a las portadoras se mantiene prácticamente igual.

11

carga. I/

i

il 89


. . . . . ~ . , . . . .

2 mr/ div, 125 hz/div .- Figura V.13. Prueba para carga RL sin filtro de salida. De arriba hacia abajo: tensión de linea-neutro,

VL.,,, y contenido armónico.

Vrmt

FleC. (KHL)

Figura V.14. Contenido armónico de la tensión línea-neutro, sin filtro de salida. Los resultados experimentales para los mismos parametros de la figura V.3, esto es con

fi ltro de salida, se presentan en la figura V.15 en donde e l THD es de 8.70%, verificándose e l resultado obtenido por simulación.

90

Resultados de simulación y experimentales I1

100 Vldiv

11

50 Vldiv

1

. . .

. ~ .

2 rnsl div, 125 Hztdiv

Figura V.15. Prueba para carga RL con filtro de salida. De arriba hacia abajo: tensión de línea-neutro, VL.N, y contenido armónico.

Ill

También se realizaron pruebas al f i l tro de salida para diferentes índices de modulación, los resultados obtenidos se presentan en la figura V.16. En esta figura se aprecia e l comportamiento del contenido armónico en la salida, y se puede observar que para diferentes índices es prácticamente e l mismo.

II

Fiec. (kHr) I/ Figura V.16. Contenido armónico de la tensión linea-neutro, VL.N, con filtro de salida.

De la anterior figura sellpuede concluir que e l inversor se puede trabajar sin ningún problema con diferentes indices de modulación, asegurándose que no cambiara significativamente su comportamiento. ~

!I

Anólisis y desorrollo de un inversor multinivel

Esta prueba se realizó para verificar que la frecuencia a la que se presenta e l rizo de tensión a la salida no cambia a l variar e l índice de modulación, lo cual ocasionaría que aumentara la distorsión en la salida, provocando que e l f i l tro de salida ya no trabaje a una frecuencia correcta; esta situación se podría presentar si la frecuencia de rizo disminuyera, de tal modo que se acercara demasiado a la frecuencia de corte del f i l t ro de salida.

R ~ = l O f i

Los resultados experimentales correspondientes a la figura V.4 se muestran en la figura V. 17, obteniendose un THD de 13%.

1W V/div

50 Vldiv

. . . , . , . . . , , . < . . , . . . . , . . < . , , , . . . I . . . . I . . . . , '

. . . . . .. . . . .

. . . . . . . . . . . . . . . .

. . .

. . .

2 ms/ div, 2.5 Khrldiv

Fisura V.17. Prueba para carga RL sin filtro de salida. De arriba hacia abajo: tensión de linea-neutro, VL.,,, y contenido armónico.

En la figura V.18 se presenta su comportamiento para diferentes índices de modulación. Asimismo, se pueden observar las amplitudes de la fundamental para distintos valores de índices.de modulación y la localización en frecuencia de los rizos de tensión provocados por las señales portadoras.

92

http://ndices.de

I1

Resultados de simulación y experimentales l!

'lk A = 3 kHZ& lo =60

vmr

20

II Frec (kHz) indice de modulación

& Figura V.lO. Contenido armónico de la tensión linea-neutro, VL.,,, sin filtro de salida.

De los resultados anteriores se observa que la topología multinivei permite obtener una baja distorsión de tensión a la' salida y, la forma de onda sin filtro de salida presenta menor contenido armónico que con un inversor convencional. E l objetivo de variar ma es corroborar que la técnica siga conservando sus características y que a una frecuencia de 18 kHz se presenta e l rizo de salida, debido a que la frecuencia de salida es la suma de las frecuencias de cada inversor puente complhto.

Los resultados experimentales para los mismos parámetros de la figura V.5, esto es con fi ltro de salida, se presentan en la figura V.19 en donde e l THD es de 6.70%, Verificándose e l resultado obtenido por simulacion.

li

1:

I/

1GQ Vldiv

50 Vldiv

2 rnrl div, 2.5 kHzldiv 'I' , Figura V.19. Prueba de carga RL con filtro de salida. De arriba hacia abajo: tensión de línea-neutro, VL.N y contenido armónico.

II 93


La figura V.20 muestra e l comportamiento en pruebas experimentales para diferentes índices de modulación.

fc = 3 kHz8 fos60

Frec (kHz)

Figura V.20. Contenido armónico de la tensión linea-neutro, VL.N, con filtro de salida.

V.3.2 Pruebas con carga resistiva-inductivo

sene con una inductancia para obtener e l diagrama de la figura V.21. Para las pruebas reatizadas en esta sección se utilizaron como cargas una resistencia en

B C

N

Figura V.21. Carga conectada en estrella.

Donde:

RL = 28.5 R LL = 58 mH

Se tiene que la impedancia ZL en la figura V.l se forma con la conexión en sene de las componentes RL y LL. La inductancia es ta l que permite obtener un factor de potencia de 0.79, t a l como se obtiene de la siguiente expresión:

94

/I


'I1 1 PprO,iicdiO = -(180)(5.01)C0~(37.49) = 357.77W

2 1 2

= -(180)(5.01) = 450.9VA I) pa,,,,,,,,

I1 . por io que e l factor de potencia esta dado por la relación entre estas potencias: I1 ..

= 0.79 357.71W 450.9VA

I/

/I FP =

Los resultados experimentales correspondientes se presentan en La figura V.22, donde la figura V.22-a, es La tensión de Linea con un THD de 16.4249, y donde se puede apreciar e l desfasarniento existente ent're La corriente y la tensión de Linea; en la figura V.22-b se encuentra e l contenido armónico de la tensión de línea.

. . . . . . . . . . . . . , . . ,

I . . . . . . . .. . . . . . . .

I : : I

:I1 a)

, , . , . . . I . . . . I , . . , . ,

5 rnrl div

1.5 kHz/ div. I

11 b) Figura V.22. Prueba con carga RL sin filtro de salida. a) De arriba hacia abajo: seiial de referencia, tensión de linea de salida VL.,, y Corriente en la carga. b) Contenido armónico de la tensión de linea.

I1

95

Anólisis y desarrollo de un inversor multinivel

La prueba con carga RL permitió observar e l funcionamiento con una carga que no fuera completamente resistiva, también se puede observar que e l inversor multinivel sigue funcionando de manera satisfactoria bajo este tipo de carga.

La siguiente prueba consiste en utilizar e l inversor multinivel con filtro de salida para alimentar la carga, la figura V.23 muestra los resultados experimentales a l utilizar el f i l tro de salida para la carga RL, obteniendose un THD de 8.36% en la tensión de salida y utilizando los mismos parametros de las figuras V.6 y V.22.

t ' ' : " ' ! ' j ' ' " ! " . . , . , , . . , . . . . I.. . . . . . . ; . . . . . j . . . 11: . . . . , : . . . . I . . . . . . . .

100 V/div 5 Aidiv

- 1 I . " ' : " . . . . . . . . . . . . . . I r . . . . . . . . . . . . . . . . . . :

2 msl div.

Figura V.23. Tensión de iínea-neutro, V,.,, con filtro de salida y corriente de carga.

V.3.3 Pruebas con carga inductiva

diagrama para las tensiones y las corrientes para e l motor con las siguientes características: Para esta prueba se seleccionó un motor de inducción, la figura V.24 muestra el

Trifasico Potencia: % HP

VCA: 220 V 1735 RPM 1, ---,

Figura V.24. Diagrama de motor de inducción.

La figura V.25 muestra las mediciones de corriente y tensión en e l motor operando con el inversor multinivel, así como de contenido armónico, para un funcionamiento sin carga o en vacío. E l inversor se utilizó sin fi l tro de salida y con las siguientes especificaciones:

96


'11 Carga Tensión de alimentación Frecuencia de portad,ora Frecuencia de la fundamental índice de modulación' Sin f i l tro de salida

Motor de inducción Vc.j = 57 v f,=3 kHz f,= 60 HZ ma = I

Con lo cual se obtiene un THD de 11.13% en la tensión VL-, 1

, < < , . . . , . .

2 mrl div, 2.5 kHrldiv

1 1 . . Figura V.25. Prueba para motor sin filtro de salida. De arriba hacia abajo: corriente de linea I t , tensión de line;-linea, VL.L y contenido armónico de la tensión.

La figura V.26 muestra la tensión VL_L y la corriente de línea IL con los mismos parámetros que para la figura V.25, utilizando e l filtro de salida y obteniendose un THD de 10.52%. '1

2 Aldiv

250 Vldiv

. . . . . . . . . . ~ ~ . . . .

2 msl di", 2.5 kHzldiv

Fisura V.26. Prueba para motor con filtro de salida .De arriba hacia abajo: corriente de línea :I,

It, tensión de l'ínea-linea, V t . ~ y contenido armónico de la tensión.

97


La prueba con motor se realizó sin fi ltro de salida, figura V.25, y con fi ltro de salida, figura V.26, aunque para una carga como un motor de inducción no se necesita e l uso del f i l tro de salida; sin embargo, se observa que la corriente lL, la tensión VL-L y e l THD en e l motor mejora si se utiliza e l filtro.

V.3.4 Pruebas a frecuencias superiores a 3 kHz

El objetivo de esta prueba es observar e l funcionamiento del inversor multinivel a

Los resultados experimentales para la simulación de la figura V.7 se presentan en la figura V.27, la cual se realizó con los mismos valores de los parametros que para la simulación de la figura V.7. En la tensión VL_N se tiene un THD de 8.27 % debido a la distorsión de cruce por cero.

frecuencias mas elevadas que 3 kHz y sin sincronización.

1 , . ,~ .. . . / , . . , : , . , , , : 1

2 Vldiv

200 Vldiv

. . . . . . . . . . . .

40 Vldiv

10 msl div, 100 Hzldiv

Figura V.27. Prueba a 15 kHz. De arriba hacia abajo: señal de referencia senoidal, tensión de salida VW,, y espectro en frecuencia de la tensión de salida

La figura V.27 presenta una distorsión en e l cruce por cero de la tensión de salida al operar e l inversor con una fcecuencia de portadora de 15 kHz, los efectos de esta distorsión es un incremento en la amplitud de los armónicos de mas bajo orden, e l tercer armónico principalmente y e l quinto en menor medida.

Se realizaron pruebas al prototipo variando la frecuencia de operación de las portadoras, y se encontró que al reproducir una señal senoidal de 60 Hz, se empieza a producir una distorsión de cruce por cero a frecuencias de portadora mayores de f, = 6.5 kHz.

También se observó, que la distorsión de cruce por cero no se incrementa drásticamente a l operar e l inversor entre 7 kHz y 20 kHz, manteniéndose en todo ese rango de frecuencias como se observa en la figura V.27.

Una posible fuente de este problema puede ser la limitación de la respuesta real del inversor multinivel a l operar a frecuencias elevadas ya que podrían los inversores en cascada no alcanzar a reproducir anchos de pulso muy breves , por otra parte, e l tiempo muerto que se implementa en las señales de conmutación también puede contribuir a generar esta distorsión del cruce por cero.

98

'I Resultados de simulación y experimentales

11 Sin embargo, una solución a este problema es la de incrementar e l valor de tensión en

las fuentes de alimentaciÓn,,ide tal manera que la amplitud de los armónicos sea despreciable en comparación con la amplitud de la fundamental.

V.3.5 Inyección de armónicos

Otro tipo de pruebas tealizadas al inversor multinivel es la reproducción de armónicos de señales senoidales, múltiplos de 60 Hz, los armónicos que se reprodujeron son a 180 Hz y 300 Hz. Lo anterior se realizó debido a la aplicación de filtros activos, en donde es necesario reproducir los armónicos múltiplos de la frecuencia de línea de orden mas bajo.

Inyección del tercer armónico

I/

I1

li Los resultados experimentales para la simulación de la figura V.8 se presentan en la

figura V.28. Se muestra la reproducción del armónico a 180 Hz por e l inversor rnultinivet en una fase, asi como también', se puede observar en e l espectro armónico de la tensión de salida.

1 Vldiv

100 Vldiv

2 mrl div, 1 kHzldiv

!Ill Figura V.28. Reproducción del tercer armónico. De arriba hacia abajo: senai de referencia; tensión de

salida y eipectro en frecuencia de la tensión de salida. I1

Inyección del quinto armónico

Los resultados experimentales para la simulación de la figura V.9 se presentan en la figura V.29. Se muestra la reproducción del armónico a 300 Hz por e l inversor multinivel en una fase, así como también, se'buede observar e l espectro armónico de la tensión de salida.

ii

K

I/

99


Armónico X Respecto a la fundamental 3' 10% 5' 8%

9' 4% 11' 2%

- 7" 6%

2 Vldiv

40 V/&v

. . . . . . . . . . . . . , .

Figura V.29. Reproducción del quinto armónico. De arriba hacia abajo: senal de referencia; tensión de salida y espectro en frecuencia de la tensión de salida.

inyección de armónicos de bajo orden

En esta prueba se pretende observar e l comportamiento en la reproducción de una setial senoidal distorsionada con la presencia de los armónicos de orden mas bajos. Las amplitudes para cada uno de ellos en relación con la fundamental se muestran en la tabla '4.1.

La figura V.30 es la prueba experimental correspondiente a la simulación de la figura V . l l , se puede observar la tensión de salida sin fi ltro y en e l espectro en frecuencia se observa que los armónicos deseados están presentes.

1 O0 Vldiv

. . .

50 Vldiv

5 mrl div, 200 Hz/div Figura V.30. Señal distorsionada sin filtro de salida. De arriba hacia abajo: tensión de salida, y espectro

en frecuencia de la tensión de salida.

1 O0

I1 Resultados de simulación y experimentales

La figura V.31 muestda la tensión de salida utilizando e l filtro de salida y e l espectro armónico, en donde se obseka que e l inversor multinivel reproduce la señal distorsionada de manera satisfactoria, eliminando el fi l tro la componente de alta frecuencia y obteniendose los armónicos deseados. Las kondiciones de operación del inversor son las mismas que las utilizadas en la figura V.30. 1)

il lOOVldiv

5o 1

-- , '" y------

. .

. . .

, . . . . , , . , , . . . : . i. ' ' ' ' ' ' ' ' ' ' '5' Bi i 'di"; 'io0 titidi; ' ' '

Figura V.31. Señal distorsiooada con filtro de salida. De arriba hacia abajo: tensión de salida, y espectro en frecuencia de la tensión de salida.

Reproducción de dvldt I/j

La Última prueba considerada para e l estudio del inversor multinivel es la de implementar una señal con un'dV/dt, lo anterior se realizó para comprobar la simulación de la figura V.12 y en donde se puede observar los dVidt que debe reproducir e l inversor multinivel. Esta prueba determina de una manera práctica la dinámica del inversor multinivel en la reproduccign de señales aieatorias para la aplicación de filtros activos.

La figura V.32 muestra los resultados que se obtuvieron en la implementación de la señal de referencia sin fi ltro de salida, en donde se observa que e l inversor multinivel reproduce de manera satisfactoria la señal de referencia.

rr

I

5 mr/ div

I/

Figura V.32. Reproducción dV/dt sin filtro de salida. De arriba hacia abajo: tensión de referencia, y tensión de salida.

I 101


10.7%

La figura V.33 muestra la tensión de salida utilizando e l f i l tro de salida, las condiciones de operación del inversor multinivel son las mismas que las de la figura V.32.

12.6%

1 Vldiv

100 V/div

. . . .

. . , .

. . ,~ , . . , . , , , , . / . , . , , . I . . , ; , , , i , , , , , : , . , ,

5 mr l div

Figura V.33. Reproducción de dV/dt con filtro de salida. De arriba hacia abajo: tensión de referencia, y tensión de salida después del filtro de salida.

La importancia de la reproducción de diferentes formas de onda radica en que, para e l empleo en filtros activos, estas sehales deben poder reproducirse con e l inversor y por medio del mismo inyectarse en la red eléctrica para poder corregir los defectos existentes en la tensión de linea.

Las tablas V.2 y V.3 resumen las pruebas realizadas y los resultados obtenidos.

Prueba

Resistiva

Resistiva- inductiva

lnductiva

Frec. > 3 kHz

Tabla V.2. Resumen de pruebas realizadas con diferentes cargas. Condiciones THD

Parametro I Simulación I Experimental I RL = I O 0

f ,=3 kHi f. =60Hz

v, =5N

ma -1

RL =10R LL=140pH VC6 =5N f,=3 kHz f. =60 Hz ma =1 Motor de inducción VCd =5N fc =3 kHz f. =60 Hz ma =1 Rl =15R

f, =I 5kHz vc* =5N fo =60 HZ ma =I

~ ~ ~ z r o ~ T p i Ó n en1 16.08% I 13% 1 Con filtro de salida 6.79% 6.70%

I Con filtro de salida 3.57% I I - I de salida Con filtro de salida

102

Resultodos de simuloción y experimentoles t II

3' - 10% 5' - 8 % 7' - 6% 9' - 4 % 11' - 2 %

Interruptores controlados

Tabla V.3."Resumen de pruebas realizadas en reproducción de señales. Prueba Condiciones Amplitudes

Parámetro Simulación I Experimental I/

I

3' - 6.42% 5' - 6.17%

' 7 ' - 4 .33% 9' - 2.96% 11- - 0.89%

dVldt = 1 .O9 x 10' Vlseg (multinivel) dV/dt = 3.27 x 10' Vlseq (convencional)

del 3% fC=6.5kHz armónico f. =180Hz

del 52 armónico

de dVldt f,=3 kHz f. =60 Hz

V.4 Conclusiones

Con filtro Tensión VL.N de salida

II

Con filtro Tensión vcn de salida

I II

Con filtro Tensión VL-" de salida

'1 I

A partir de las pruebas )experimentales realizadas se puede concluir lo siguiente:

D EL inversor multinivel tiene un excelente desempeño para la aplicación en filtros activos, y en general, en aplicaciones de conversión CD / CA.

D Presenta una gran calidad en la tensión de salida con bajo contenido armónico para diferentes tipos de carga.

. carga resistiva 9 carga resistiva-ihductiva

carga inductiva

I/

I/

I1 Con io cual, se tiene que e l inversor multinivel se puede utilizar en aplicaciones en

donde se presenten cualquiera,;de estos tipos de carga con un buen desempeño.

103


104

CAPíTULOVI I1

1 CONCLUSIONES I\

1,

Las conclusiones sobrk e l desarrollo de la tesis se presentan en este capítulo, se comentan los puntos principa(es de las pruebas experimentales, del diseño del prototipo y en general los puntos de inter& para la utilización del inversor multinivel de inversores en cascada. También, se proponen algunas actividades futuras.

VI. 1 Conclusiones del trabajo desarrollado i

¡I La selección de la topologia se basa principalmente en la aplicación que se requiera

tener, por lo tanto debido a que esta investigación se enfoca a la aplicación en filtros activos se tiene lo siguiente:

9 La topología más adecuada para la aplicación de filtros activos es e l inversor multinivel de inversores en cascada.

Las bases sobre las que se toma esta decisión se encuentran en e l capítulo II y son las

¡I

siguientes: 4. I1

J Proporciona la mayor cantidad de niveles de tensión en relación con los dispositivos semiconductores requeqdos para su implementación.

J No presenta problemas de balanceo de tensión en los condensadores.

J ' Tiene variedad de estados de conmutación para una misma tensión en la salida.

J Utiliza una técnica de modulación tal que permite elevar la frecuencia del rizo en la salida del inversor a una!!mayor de que la frecuencia de conmutación.

Por otro lado, para seleccionar la técnica de modulación se necesita observar el desempeño de las diferentes técnicas existentes, tal como se realizó en e l capítulo 111, por

I;

I1

tanto tenemos que: 1)

9 La técnica de modulación mas adecuada para la aplicación en filtros activos es la técnica PSPWM multiportadora.

I¡

105

~~ Análisis y desarrollo de un inversor multinivel

Se considera que ésta técnica es la mas apropiada para la aplicación de filtros activos debido a que presenta las siguientes características:

J Desplaza la frecuencia del rizo de tensión de salida a frecuencias elevadas.

J Permite reducir e l tamaño del fi ltro de salida.

J Presenta un buen desempeño en la reproducción de señales con distorsiones.

También se presentan los principales criterios para el diseño del inversor multinivel

P E l número de inversores en cascada puede variar según la aplicación, sin embargo para filtros se recomienda utilizar de 2 a 3 inversores en cascada, ya que los resultados son satisfactorios, una cantidad mayor ya no se recomienda debido a que puede ser engorroso la cantidad de portadoras y requerimientos del inversor en general para funcionar.

P La frecuencia de conmutación del inversor se sugiere manejarla de manera que e l rizo de tensión en la salida sea lo más elevado posible para manejar un fi ltro en la salida de tamaño pequeño.

P En e l diseño del f i l tro de salida se recomienda una aproximación Butterworth debido al tipo de respuesta estable que presenta.

Asimismo, se han realizado diferentes pruebas experimentales con e l propósito de observar e l comportamiento del inversor multinivel bajo diferentes condiciones de carga, concluyéndose que:

P E l inversor multinivel tiene un excelente desempeño para la aplicación en filtros activos, y en general, en aplicaciones de conversión CD / CA. Presenta una gran calidad en la tensión de salida con bajo contenido armónico para diferentes tipos de carga.

para la aplicación de filtros activos y que consisten en:

V1.2 Trabajos futuros

Como trabajos futuros se plantean las siguientes actividades:

P Explorar mas a fondo otras aplicaciones de los inversores multinivel, tales como control de motores y la aplicación en UPS.

B Utilizar dispositivos de alta frecuencia en e l inversor multinivel para reducir e l fi ltro de salida.

> Realizar la construcciÓn de un fi ltro activo utilizando el inversor multinivel.

B Utilizar un solo bus de cd en e l inversor multinivel para reducir e l numero de fuentes de cd.

> Regulación de las tensiones del bus.

106

11

,I Conclusiones

I1

I1

I1

1)

D Utilizar e l inversor multinivel para controlar energía reactiva.

V1.3 Publicaciones seeneradas

Durante e l desarrollo del trabajo de tesis se presentaron los siguientes articulos:

E. Barcenas, S. Ramirez, y. Cárdenas, R. Echavarria , lnversor Multinivel en Cascada con Aislamiento con una solo Fuente de CD, Octava Conferencia de Ingeniería Eléctrica, CIE 2002, Centro de Investigación y dF; Estudios Avanzados del Instituto Politécnico Nacional, Ciudad de México, Septiembre 2002.

E. Barcenas, 5. Rarnirez, V. Cárdenas, R. Echavarria, Cascade Multilevel lnverter with only one DC Source, ClEP 2002, Ghadalajara, México, Octubre 2002.

I1

I/

I!

107


108

II APÉNDICE I il

BI BLIOGRAFh

I1 Alarcón, G. I., Filtro activo serie trifásico para compensación de armónicos de tensión, Tesis de maestría, Cenidet, Mexico, Julio 2000, pp. 4-12.

Muhammad H. Rashid, Electrónica de potencio, (circuitos, dispositivos y aplicaciones), Prentice Hail, Mexico, 1993.

Michael A. Boost, and Phoivos D. Ziogas, State of the A r t Carrier PWM Techniques: A Critical Evaluation, IEEE Trans. Ind. Applicat., vol. 24, pp. 271 -280, MarchlApril 1988.

Enjeti, Ziogas, Lindsay.d,Programed PWM techniques to eliminate harmonics: a critical evaluation, Industrial Electronics, IEEE Transactions on, Volume 37, Issue: 2, April 1990, Page@): 143-151.1\

NÚñez Gutierrez, C. A.,'(Análisis de alternativas para ia impiementoción del f i l tro de potencia con alta eficiencia, aplicado a convertidores cdlca utilizados en sistemos de alimentación no convencionales., tesis de maestría, febrero 1997; CENIDET, Departamento de Electrónica. Cuernavaca-Morelos.

fl Jih Sheng Lai, Fang Zheng Peng., Multilevel Converters - A New Breed of Power Converters. IEEE, Trans. :On Ind. Appl., Vol. 32, No. 3, MaylJune, 1996, pp. 509-517.

C Hochgraf , R. Lasseter!/D. Divan, T. A. Lipo., Comparison of Multilevel Inverters For Stotic Var Compensation. IAS 1994, pp. 921-928.

Y. Liang and C. O. Nwankpa, A power Line Conditioner Based on Fli ing Capacitor Multilevel Voltage Soude Converter with Phose-shift-SPWM, IEEE Transactions on industry applications, Vol. 36, No. 4, pp. 965-971, JulylAugust 2000.

C. Hochgraf, R. H. Lasseter. A Transformer-less Static Synchronous Compensator Employing o Multi-level /;verter, IEEE Trans. Vol. 12, No. 2, Abril 1997.

I/

'1

1v

'b

I1

!I

'2

109 I1


T. A. Meynard, H. Foch, Multilevel Conversión: High Voltaje Choppers and voltaje- source inverters, Proc. IEEE PESC 1992 pp. 397-403.

www.delphion.com

A. Nabae, I. Takahashi, H. Akagi, A New Neutral- Point Clamped PWM Inverter, IEEE Transactions on Industry Applications, pp. 518-523, vol IA-17, no. 5, SeptemberIOctober 1981.

Tae Jin Kim, Dae Wook Kang, Yo-Han Lee, Dong Seok Hyun, The Analisys of Conduction and Switching Losses in Multi-Level lnverter System, PESC 2001 Conference Proceedings, Vancouver, Canada.

S. Dai, A. von Jouanne, H. Zhang, A Simple Method for Balancing the DC-link Voltage of Three-Level Inverters, PESC 2001 Conf., June 2001.

Celanovic, N.; Boroyevich, D., A fast space vector modulation algorithm for multilevel three-phase converters, Industry Applications Conference, 1999. Thirty-Fourth IAS Annual Meeting. Conference Record of the 1999 IEEE, Volume: 2, 1999, Page(s): 1173 - 1177 vol.2

Marchesoni, M.; Mazzucchelli, M.; Tenca, P., An optimal controller for voltage balance and power losses reduction in MPC ACIDCIAC converters, Power Electronics Specialists Conference, 2000. PESC OO. 2000 IEEE 31st Annual, Volume: 2, 2000, Page@): 662 -667 vol.2.

Marchesoni, M.; Mazzucchelli, M.; F.V.P Robinson; P. Tenca, A’Minimuh Energy Based Capacitor Voltage Balancing Control Strategy For MPC Conversion Systems, Proceddings of ISIE’99, Bled, Slovenia, July 1999, pp. 20-25.

Celanovic, N., Space Vector Modulation and Control of Multilevel Converters, tesis doctoral Septimbre 20, 2000; Blacksburg, Virginia. L\ pp. 93 -96.

L. M. Tolbert, F. Z. Peng, T. G. Habetler, Multilevel Converters for Large Electric Drives, IEEE Trans. Ind. Applicat., Vo1.35, pp. 36-44, Jan.IFeb. 1999.

Sánchez, A. A., Uso de filtros activos para compensar regulación de voltaje en líneas de medio tensión, tesis de licenciatura, Enero 2001 ; Universidad de Concepción, Facultad de ingeniería, Departamento de Ingeniería Eléctrica. Concepción-Chile. pp.

Manjrekar, M.D.; Lipo, T.A., A hybrid multilevel inverter topology for drive applications, Applied Power Electronics Conference and Exposition, 1998. APEC ‘98. Conference Proceedings 1998., Thirteenth Annual , Volume: 2 , 1998, Page(s): 523 -529 v01.2.

Siriroj Sirisukprasert, Jih. Sheng Lai, Tian Hua Liu., A Novel Cascaded Multilevel Converter Drive System with Minimum Number of Separated DC Sources, Conference PESC 2001, Conference Place Vancouver, Canada.

.

93 -96.

I

I10

http://www.delphion.com

II Bibliografía

Sinha, G.; Lipo, T.A., A four level drive with isolated DC power supplies, Power Electronics Specialisd? Conference, 2000. PESC OO. 2000 IEEE 31st Annual , Volume: 1, 2000 Page(s): 224 -229 vol. I.

Sirisukprasert S., Optimized Harmonic Stepped-Waveform for Multilevel Inverter, Tesis de maestria, 15 Septiembre de 1999; Virginia Polytechnic Institute and State

Qin Jiang and T.A. Lipo, Switching Angles and DC Link Voltages optimization for Multilevel Cascade Inverters, Electric Machines and Power Systems (submitted).

I/

University. I1

1

Celanovic N., Space Vector Modulation and Control of Multilevel Converters, Tesis doctoral, Septiembre 20, 2000; Virginia Polytechnic Institute and State University.

Calais, M.; Borle, L.Ji; Agelidis, V.G., Analysis of multicarrier PWM methods for a single-phase five level inverter, Power Electronics Specialists Conference, 2001. PESC. 2001 IEEE 32nd Annuall Volume: 3 , 2001, Page(s): 1351 -1356.

Li L., Dariusz C., Liu Y., and Pragasen P., Multilevel Selective Harmonic Elimination PWM Technique in Seqies-Connected Voltage Inverters, IEEE Transactions on Industry Applications, Vol. 36, No. 1, pp. 160-170, JanuarylFebruary 2000.

I¡

Fang Z. Peng, John Wr McKeever, and Donald J. Adams, A Power Line Conditioner Using Cascade Multilevel Inverters for Distribution Systems, IEEE Transactions on Industry Applications, Vol. 34, No. 6, pp. 1293-1298, November/December 1998.

T. Brücker, S. Bernet., 'Loss Balancing in Three Level Voltage Source Inverters applying Active NPC Switches, PESC 2001 Conference Proceedings, Vancouver, Canada.

Mwinyiwiwa, B.; Wolanski, Z.; Yiqiang Chen; Boon-Teck Ooi, Multimodular multilevel converters with inputloutput linearity., Industry Applications, IEEE Transactions on, Volume: 33 Issue': 5, Sept.-Oct. 1997, Page(s): 1214 -1219.

L. M. Tolbert, T. G. Habetler, Novel Multilevel Inverter Corrier Based PWM Method, IEEE Trans. On Industry Applications, Vol. 35, No. 5, pp. 1098-1107 SepternberiOctober 1999.

G. Joos, X. Huang, B: T. Ooi, Direct Coupled Multilevel Cascaded Series Var Compensators, IEEE Trans. Ind. Applicat., Vol. 34,pp. 1156-1163, No. 5, Sep./Oct. 1998.

Peng, F.Z.; McKeever, J.W.; Adams, D.J., Cascade multilevel inverters for ut i l i ty applications, Industrial Electronics, Control and Instrumentation, 1997. IECON 97. 23'd International Conference?on, Volume: 2, 1997, Page(s): 437 - 442 v01.2.

I1

II

I/

I1

Celanovic, N.; Boroyevich, ID., A comprehensive study of neutral-point voltage balancing problem in three-level neutral-point-clamped voltage source PWM inverters, Power Electronics, IEEE Transactions on, Volume: 15 Issue: 2, March 2000 Page(s): 242 -249.

1 1 1

Análisis y desarrollo de un inver~or multinivel

[36] Xiaoming Yuan; Barbi, I., Fundamentals of a new diode clamping multilevel inverter, Power Electronics, IEEE Transactions on, Volume: 15 Issue: 4, July 2000 Page(s): 711 - 718.

[37] Meynard, T.A.; Foch, H., Multilevel converters and derived topologies for high power conversion, Industrial Electronics, Control, and Instrumentation, 1995., Proceedings of the 1995 IEEE IECON 21st International Conference on, Volume: 1, 1995 Page(s): 21 -26 vol. 1.

[38] Tolbert, L.M.; Peng, F.Z., Multilevel converters as a utility interface for renewable energy systems, Power Engineering Society Summer Meeting, 2000. IEEE, Volume: 2, 2000, Page(s): 1271 -1274 vol. 2.

Mwinyiwiwa, B.; Wolanski, Z.; Boon-Teck Ooi, Multilevel STATCOM with thir-d harmonic elimination on the DC link capacitor voltages, Power Electronics Specialists conference, 1997. PESC '97 Record., 28th Annual IEEE , Volume:l, 1997, Page(s): 317 - 322 vol. I .

F. Z. Peng, A Generalized Multilevel lnverter Topology with Self-voltage-balancing, IEEE,Trans. On Industry applications, Vol. 37, No. 2, pp. 611-618, MarchlApril 2001.

[39]

[40]

, . . .

112

1

APÉNDICE 2

LISTA DE SIMBOLOS

Valor de tensión de un escalón en la tensión de salida Tensión de salid'a Interruptores de: potencia Impedancia de carga Valor pico de la Forriente de carga Corriente de salida Tensión colector,jemisor Tensión colector emisor máxima Frecuencia de pdrtadora Frecuencia. de 1a;ifundarnental Frecuencia de corte del filtro Frecuencia del akmónico mas significativo Número de pulsos por cuarto de ciclo Perdidas totales en cada IGBT Pérdidas por conducción Perdidas por connptación Tensión colector emisor en saturación Ciclo de trabajo Ángulo de desfasamiento entre tensión y corriente Energía de conmutación al encendido Energía de conmutación a l apagado Frecuencia de conhutación PWM Corriente en e l bu4 de cd Carga normalizada rizo de tensión 'I

Condensadores Diodos I1

Corriente de salida Número de niveles " Número de fuentes ide cd Tensión de salida de un inversor puente completo Amplitud del armónico n

Capacitancia I

I13


Tensión de salida de la componente fundamental Anguios de disparo Valor de tensión de un escalón Incremento de Vc ’,

Constante índice de modulación máximo Número de estados de conmutación Número de vectores de conmutación Variable Tensión de fase a a la fase b Tensión de fase b a la fase c Tensión de fase c a la fase a

Vector de conmutación

Vector de modulación Ciclo de trabajo

Vector de referencia índice de modulación de frecuencias índice de modulación de amplitud Amplitud de la seíial de referencia Amplitud de la serial de portadora Número de portadoras Ángulo de desfasamiento entre portadoras Frecuencia de rizo de tensión Armónicos mas significativos Número de módulos puente completo Número de escalones Joules demandados durante un ciclo de línea Joules por puente completo Tensión de alimentación Potencia demandadas durante un ciclo de linea ’ Tiempo del periodo Resistencia de carga lnductancia de carga Tensión de linea Temperatura de’unión en e l IGBT Resistencia térmica unión-encapsulado(1GBT) Resistencia térmica unión-encapsulado(diodo) Resistencia térmica encapsulado-disipador de los IGBT’s Resistencia térmica disipador-ambiente Potencia disipada por cada diodo Frecuencia de resonancia Factor de calidad del fi ltro de salida Carga a plena potencia Frecuencia de resonancia para escalamiento Valor de L de escalamiento Valor de C de escalamiento Tiempo muerto Frecuencia de corte del fi ltro de salida Tensión de línea a línea

.. .

‘1 14

SI I

r I I 1

I I1

I I I I I1


__ I I-.--. 1 1z-r

Figura A3.2. Diagrama de tarjetas de tiempo muerto

1 IG

'I

11 AWNDICE 4 I/

CiRClhTOS DE SIMULACIÓN 11

Figura A4.1. Circuito para la generación de los pulsos PWM en una rama del inversor multinivel.

I i o

'I ¿O . .

ElagLE w n o El01 vconlr1

V(XIII4. %IN-)

1 I7


bi t o k breok 0121 0125

I

breoi bteok U123 U127

I 1 I I I

I I I I break breok o1 37 O l d 1

I

bieok breok D(39 O143

Figura A4.2. Circuito monofasico para la simulación de la etapa de potencia del inversor rnultinivel en PSPICE.

118

I/ APÉNDICE 5

" PROGRAMAS

I/

Los programas de la GAL22V10 son dos, e l primero se encuentra en la unidad U1 de la figura A l . l del apéndice 1, e l segundo programa corresponde a los dispositivos U2, U3 y U4 de la misma figura A I . 1.

1

I¡ Dentro del código se emplean los siguientes símbolos para programar los dispositivos:

I i # &

corresponde a la operación lógica de negación (negado) corresponde a la operación lógica de suma (OR) corresponde a la operación lógica de multiplicación (AND)

I)

All.1 Programa de U1

O002 0003 0004 0005 0006 0007 O008 0009 O010 O01 1 O01 2 0013 0014 O01 5 O01 6 O01 7 O01 8 O01 9 0020 O021 0022

1

TITLE 'gall' II

"Inputs

A l A2 81 82 c1 c2 DI D2 E l E2 F1 F2 ST

II pin 1; "Puentel pin 2 ; "Puentel pin 3; "Puente1 11 pin 4; "Puentel pin 5; "Puente2 I, pin 6; "Puente2 pin 7; "Puente2 pin 8; "Puente2 11

pin 9; "Puente3 pin lO;"Puente3 pin 11;''~uente3 I' pin 13; "Puente3 pin 14; "Start ,

119


0023 I"0utputs 0024 I

0026 I X2 pin22; 0027 I X3 pin 21; 0028 I X4 pin 20; 0029 I X5 pin 19; 0030 I X6 pin 18; 0031 1 X7 pin 17; 0032 1 X8 pin 16; 0033 I X9 pin 15; 0034 I 0035 I Equations 0036 I 0037 I X I = !ST # !X2; 0038 I XZ = !(AI & A2 & 61 & 82 & C1 & C2 & D i & D2 & E l & E2 & F1 & F2) # !X I ; 0039 I X7 = !X2: 0040 I

0025 I X1 pin 23; .-

0041 i X3 = !ST # !X4; 0042 I X4 = ! (A l & A2 & 61 & 82 & C1 & CZ & D I & D2 & E l & E2 & F1 & FZ) # !X3; 0043 I X8 = !X4; 0044 I 0045 1 X5 = !ST # !X6; 0046 I X6 = !(AI & A2 & 61 & 82 & C1 & C2 & D1 & D2 & E l & E2 & F1 & F2) # !X5; 0047 I X9 = !X6; 0048 IEND 0049 I

A11.2 Programa de U2, U3 y U4

O002 I 0003 ITITLE 'gal2 0004 I 0005 I'lnputs 0006 I vcc pin 1; "5 volts 0007 I 2nd pin 2; "Tierra O008 I pw l pin 3; "Entrada PWM 1 0009 I pw2 pin 4; "Entrada PWM 2

O011 1 iaa pin 6; 0012 ibb pin 7; 0013 I ia pin 8; 0014 I i b pin 9; 0015 I 0016 I"0utputs 0017 I

0019 I c l r l pin 23; 0020 I cir2 pin 22; 0021 I clr3 pin 21; 0022 1 cir4 pin 20;

O010 I x7 pin 5;

O018 I.

120

,lb Programas I1

0023 I oaa pin 19; 0024 I obb pin 18;

0026 I ob pin 16; 0027 I y1 pin 15; 0028 I y2 pin 14; 0029 I

0025 I oa pin 17; II

0030 1 Equations 0031 I 0032 0033 0034 0035 0036 0037 0038 0039 0040

oa = (gnd & !vcc) # (!pwl & vcc & !gnd); ob = (gnd & !vcc) # (!pw2 & vcc & !gnd);

oaa = (gnd & !vcc) # (!ia & vcc & !gnd); obb = (gnd & !vcc) # (!ib & vcc & !Snd);

y1 = (!iaa & pw l ) # (iaa & !pwl); y2 = (!ibb & pw2) # (ibb & !pw2);

c l r l = pw l & x7;

I/

.I

I/

0041 0042 I clr2 = ia & x7; 0043 I clr3 = pw2 & x7;

0045 I 0046 IEND

0044 I clr4 = ib & x7;

0047 1 I1

I

121


122

CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO … Ernesto Barc… · los convertidores de...

Documents

Transcript of CENTRO NACIONAL DE INVESTIGACIÓN Y DESARROLLO … Ernesto Barc… · los convertidores de...