Estudio por simulación de la técnica “Envelope...

Proyecto Fin de Carrera

Ingeniería de Telecomunicación

Estudio por simulación de la técnica “Envelope

Tracking” para la mejora de la eficiencia en

amplificadores de potencia

Autor: César Augusto González Zúñiga

Tutor: Luis Javier Reina Tosina

Dep. Teoría de la Señal y Comunicaciones

Escuela Técnica Superior de Ingeniería

Universidad de Sevilla

España-Sevilla, 2015

Proyecto Fin de Carrera

Ingeniería de Telecomunicación

Estudio por simulación de la técnica “Envelope

Tracking” para la mejora de la eficiencia en

amplificadores de potencia

Autor:

César Augusto González Zúñiga

Tutor:

Luis Javier Reina Tosina

Profesor titular

Dep. de Teoría de la Señal y Comunicaciones

Escuela Técnica Superior de Ingeniería

Universidad de Sevilla

España-Sevilla, 2015

A Dios y a mi familia...

Índice

Índice de Tablas I

Índice de Figuras II

1 Presentación del proyecto 1 1.1 Motivación 1 1.2 Objetivos 2 1.3 Estructura del proyecto 2

2 Amplificadores de potencia 3 2.1 Introducción 3 2.2 Clasificación de los amplificadores de potencia 3

2.2.1 Conceptos generales 3 2.2.2 Clase A 4 2.2.3 Clase B 5 2.2.4 Clase AB 6 2.2.5 Clase C 6

2.3 Parámetros más importantes de los amplificadores de potencia 7 2.3.1 Ganancia 7 2.3.1.1 Ganancia de potencia 7 2.3.1.2 Ganancia de potencia disponible 7 2.3.1.3 Ganancia de transducción 7 2.3.2 Eficiencia 7 2.3.2.1 Eficiencia de drenador 8 2.3.2.2 Eficiencia de potencia añadida (PAE) 8 2.3.3 Linealidad 8 2.3.3.1 Punto de comprensión de 1 dB 8 2.3.3.2 Distorsión de intermodulación 9 2.3.3.3 Punto de intercepto 9

2.4 Técnicas de adaptación de impedancias Load/Source Pull 10 2.4.1 Introducción 10 2.4.2 Método Load Pull 10 2.4.3 Método Source Pull 11 2.4.4 Aplicación del método Load/Source Pull 11

2.5 Técnicas de aumento de eficiencia 11 2.5.1 Introducción 11 2.5.2 Técnica Envelope Elimination and Restoration (EER) 12 2.5.3 Técnica de Envelope Tracking (ET) 13 2.5.4 Conclusiones 13

3 Dispositivos HEMT de GaN 14 3.1 Introducción 14 3.2 Características del semiconductor de GaN 14 3.3 El transistor GaN HEMT 15

4 Diseño del amplificador de clase AB mediante ADS 17 4.1 Introducción 17 4.2 Herramienta de diseño ADS y transistor CGH40010 17

4.2.1 Advance Design System (ADS) 17 4.2.2 Transistor CGH40010 de Cree 18

4.3 Diseño del amplificador de potencia 18 4.3.1 Curvas I-V del transistor CGH400010 18 4.3.2 Punto de polarización del transistor CGH40010 19 4.3.3 Diseño el amplificador de pequeña señal 19 4.3.4 Diseño del amplificador de gran señal 25 4.3.4.1 Punto de comprensión de 1 dB 26 4.3.4.2 Técnicas de Load/Source Pull 28 4.3.4.3 Redes de adaptación con líneas de transmisión ideales 32 4.3.4.4 Redes de adaptación con líneas de transmisión Microstrip 36 4.3.5 Integración de la arquitectura Envelope Tracking en el amplificador de gran señal 39 4.3.5.1 Simulación de Envolvente con un tono a la entrada del amplificador 39 4.3.5.2 Simulación de Envolvente con dos tono a la entrada del amplificador 42 4.3.5.3 Simulación de Envolvente con la señal 3GPP a la entrada del amplificador 46

5 Resultados destacados 51 5.1 Resultados del amplificador de pequeña señal 51

5.1.1 Punto de polarización 51 5.1.2 Resistencias de estabilización y redes de adaptación de impedancias 51 5.1.3 Red de adaptación de entrada del amplificador de pequeña señal 51 5.1.4 Red de adaptación de salida del amplificador de pequeña señal 51 5.1.5 Resultados del esquema del amplificador de pequeña señal 51

5.2 Resultados del amplificador de gran señal 53 5.2.1 Técnicas de Load/Source Pull 53 5.2.2 Redes de adaptación con líneas de transmisión ideales 53 5.2.3 Redes de adaptación con líneas de transmisión Microstrip 56 5.2.4 Comparativa con ET y sin ET 57

6 Conclusiones y líneas futuras de investigación 61 6.1 Conclusiones del proyecto 61 6.2 Líneas futuras de investigación 62

7 Bibliografía 63

I

Índice de tablas

Tabla 2.1. Eficiencia de las distintas clases de amplificadores de potencia 7

Tabla 4.1. Valores del factor de estabilidad cuando se varía 𝑉𝐺𝑆 21

Tabla 4.2. Resultado de simulación de parámetros S sin redes de adaptación 22

Tabla 4.3. Resultado de simulación de parámetros S con redes de adaptación 25

Tabla 5.1. Resultado de simulación de parámetros S sin redes de adaptación 53

II

ÍNDICE DE FIGURAS

Figura 2.1. Clases de un amplificador de potencia en función del punto de operación. [9] 4

Figura 2.2. Polarización clase A. [8] 4

Figura 2.3. Polarización clase B. [8] 5

Figura 2.4. Polarización clase AB [8] 6

Figura 2.5. Punto de comprensión de 1dB. [10] 8

Figura 2.6. Productos de intermodulación. [10] 9

Figura 2.7. Punto de intercepto. [10] 10

Figura 2.8. Curvas de contorno Load Pull. [30] 11

Figura 2.9. Técnica ET (a) en la que la alimentación del amplificador de RF sigue la envolvente

de la señal. Y técnica EER (b) en la que la envolvente amplificada modula al

amplificador de RF. 12

Figura 2.10. Esquema de las topologías ET y EER para mejorar la linealidad y rendimiento

de amplificadores potencia de RF. 12

Figura 2.11. Esquema de la técnica ET usando la herramienta ADS. 13

Figura 3.1. Estructura típica de capas de un transistor HEMT AlGaN/GaN junto con el

diagrama de bandas. [22] 15

Figura 4.1. Esquemático en ADS para la obtención del punto de polarización. 19

Figura 4.2. Curva del punto de polarización del transistor CGH40010. 20

Figura 4.3. Esquemático de la simulación de parámetros S que proporciona

loscírculos de estabilidad. 20

Figura 4.4. Resultados de la simulación de parámetros S que proporciona los círculos de

estabilidad. 20

Figura 4.5. Esquema de simulación de parámetros S añadiendo las resistencias R1 y R2 para

estabilizar el transistor CGH40010. 21

Figura 4.6. Resultados de simulación de parámetros S añadiendo resistencias para estabilizar

el transistor CGH40010. 22

Figura 4.7. Esquema del transistor con redes de adaptación de impedancia. 23

Figura 4.8. Configuración de DA_SingleStubMatch1. 23

Figura 4.9. Configuración de DA_SingleStubMatch2. 24

Figura 4.10. Redes de adaptación a la entrada del transistor. 24

Figura 4.11. Redes de adaptación a la salida del transistor. 25

Figura 4.12. Esquema de simulación para obtener el punto de comprensión de 1dB. 26

Figura 4.13. Potencia de RF salida frente a potencia de RF entrada. 27

III

Figura 4.14. Resultado de simulación de balance armónico de un tono de 20 dBm de

potencia de la figura 4.12. 27

Figura 4.15. Resultado de simulación de balance armónico de un tono de 28 dBm de

potencia de la figura 4.12 28

Figura 4.16. Esquema de simulación para el análisis de Load Pull cuando ZG=50 Ohm 29

Figura 4.17. Resultado del análisis de Load Pull cuando ZG=50 Ohm. 29

Figura 4.18. Esquema de simulación para el análisis de Source Pull cuando ZL=9.430 + j9.130 Ohm. 30

Figura 4.19. Resultado del análisis de Source Pull cuando ZL=9.430 + j9.130 Ohm. 30

Figura 4.20. Esquema de simulación para el análisis de Load Pull cuando ZG=49.492 + j5.012 Ohm. 31

Figura 4.21. Resultado del análisis de Load Pull cuando ZG=49.492 + j5.012 Ohm. 31

Figura 4.22. Esquema de simulación para el análisis de Source Pull cuando ZL=14.365 + j4.160 Ohm. 32

Figura 4.23. Resultado del análisis de Source Pull cuando ZL=14.365 + j4.160 Ohm. 32

Figura 4.24. Red de adaptación de entrada usando líneas de transmisión ideales. 33

Figura 4.25. Resultado de la simulación de parámetros S de la red de adaptación de entrada. 34

Figura 4.26. Red de adaptación de salida usando líneas de transmisión ideales. 34

Figura 4.27. Resultado de la simulación de parámetros S de la red de adaptación de salida. 35

Figura 4.28. Esquema de balance armónico usando redes de adaptación con líneas ideales. 35

Figura 4.29. Resultado de la simulación de balance armónico usando las redes de adaptación

ideales y un tono de 35 dBm de entrada a la frecuencia 3.6 GHz. 36

Figura 4.30. Herramienta LineCalc para obtener las dimensiones físicas de las líneas

transmisión a partir de la longitud eléctrica E. 37

Figura 4.31. Red de adaptación de entrada usando l´neas de transmisión Microstrip. 38

Figura 4.32. Red de adaptación de salida usando l´neas de transmisión Microstrip. 38

Figura 4.33. Resultado de la simulación de balance armónico usando las redes de adaptación

Microstrio y un tono de 35 dBm de entrada a la frecuencia 3.6 GHZ. 38

Figura 4.34. Esquemático del amplificador de potencia sin incuir la arquitectura de Envelope

Tracking para un tono. 40

Figura 4.35. Resultado de la simulación de envolvente de la figura 4.34. (a) Representación de la

PAE frente a la potencia de la señal de entrada en dBm. (b) Representación de la

PAE frente a la potencia de salida del amplificador en dBm. 40

Figura 4.36. Representación temporal de la forma de onda de la alimentación del amplificador

cuando no se emplea el esquema de Envelope Tracking. 41

Figura 4.37. Esquema del amplificador de potencia incluido dentro de la arquitectura de

Envelope Tracking para un tono. 41

Figura 4.38. Resultado de la simulación de envolvente de la figura 4.37. (a) Representación

de la PAE frente a la potencia de la señal de entrada en dBm. (b) Representación

de la PAE frente a la potencia de salida del amplificador en dBm. 42

Figura 4.39. Representación temporal de la forma de onda de la alimentación

IV

del amplificador cuando se emplea el esquema de Envelope Tracking. 42

Figura 4.40. Esquemático del amplificador de potencia sin incluir la arquitectura de

Envelope Tracking para dos tonos. 43




Figura 4.42. Representación temporal de la forma de onda de la alimentación del

amplificador cuando se emplea el esquema de Envelope Tracking con un tono. 44

Figura 4.43. Esquema del amplificador de potencia incluyendo la arquitectura Envelope

Tracking para dos tonos. 44





amplificador cuando se emplea el esquema de Envelope Tracking con dos tonos. 45

Figura 4.46. Esquema del amplificador de potencia sin emplear la arquitectura Envelope

Tracking para una señal de entrada 3GPP. 46





amplificador cuando no se emplea el esquema de Envelope Tracking

con una señal 3GPP. 47

Figura 4.49. Esquema del amplificador de potencia incluyendo la arquitectura

Envelope Tracking para una señal de entrada 3GPP. 47




Figura 4.51. Representación temporal de la forma de onda de la alimentación del amplificador

cuando se emplea el esquema de Envelope Tracking con una señal 3GPP. 48

Figura 4.52. PDF de la forma de onda de la alimentación del amplificador cuando se

emplea el esquema de Envelope Tracking para un tono como señal de entrada. 49

Figura 4.53. PDF de la forma de onda de la alimentación del amplificador cuando se

emplea el esquema de Envelope Tracking para dos tonos como señal de entrada. 50

Figura 4.54. PDF de la forma de onda de la alimentación del amplificador cuando se emplea

el esquema de Envelope Tracking para una señal 3GPP como señal de entrada. 50

Figura 5.1. Curva I-V del transistor CGH40010 de Cree 52

Figura 5.2. Esquema de parámetros S del amplificador de pequeña señal con sus resistenias de

V

estabilización y redes de adaptación de impedancia. 52

Figura 5.3. Red de adaptación de entrada del amplificador de pequeña señal. 52

Figura 5.4. Red de adaptación de salida del amplificador de pequeñal señal. 53

Figura 5.5. Esquema de simulación para el análisis de Load Pull cuando ZG=49.492 + j5.012. 54

Figura 5.6. Esquema de simulación para el análisis de Source Pull cuando ZL=14.365 + j4.160. 54

Figura 5.7. Valor de la PAE=63.12% cuando ZG=49.492 + j5.012 y ZL=14.365 + j4.160 . 54

Figura 5.8. Red de adaptación de impedancia de entrada usando líneas de transmisión ideales

para el amplificador de gran señal. 55

Figura 5.9. Red de adaptación de impedancia de salida usando líneas de transmisión ideales

para el amplificador de gran señal. 55

Figura 5.10. Esquema de balance armónico del amplificador de gran señal usando las redes

de adaptación de entrada y de salida con líneas de transmisión ideales. 55

Figura 5.11. Resultado de la simulación de balance armónico del amplificar de gran señal

señal usando las redes de adaptación con líneas de transmisión ideales

PAE=65.519%. 56

Figura 5.12. Red de adaptación de entrada del amplificador de gran señal usando líneas

de transmisón Microstrip. 56

Figura 5.13. Red de adaptación de salida del amplificador de gran señal usando líneas

de transmisión Microstrip. 57

Figura 5.14. Resultado de la simulación de balance armónico del amplificador de gran

señal usando las redes de adaptación con líneas de transmisión

Microstrip PAE=61.490%. 57

Figura 5.15. Resultado de la eficiencia cuando usa un tono de 35 dBm a la entrada del

amplificador de potencia sin emplear la técnica de ET. Se pueden conseguir una

PAE máxima de 69.833% y ganancia de 3.8 dB si el tono de entrada tiene

una potencia RFpower de 38 dBm. 58

Figura 5.16. Resultado de la eficiencia cuando se usa un tono de 35 dBm a la entrada del

amplificador de potencia implementando la técnica de ET. Se obtienen los

mismos resultados de PAE cuando no se implementa ET. 58

Figura 5.17. Valor de la eficiencia del amplificador sin incluir la técnica de Envelope

Tracking para dos tonos de 35 dBm separados 5 MHz. Se pueden conseguir

una PAE máximade 33.879% y ganancia de 8.5 dB si los tonos de entrada

tienen una potencia RFpower de 29 dBm. 59

Figura 5.18. Valor de la eficiencia del amplificador de potencia cuanco incluye la técnica

de Envelope Tracking para dos tonos de 35 dBm separados 5 MHz. Se pueden

conseguir la una PAE máxima de 46.890% y ganancia de 8.5 dB si los tonos de

entrada tienen una potencia RFpower de 29 dBm. 59

Figura 5.19. Valor de la eficiencia del amplificador sin incluir la técnica de Envelope

VI

Tracking cuando se usa una señal 3GPP a su entrada. Se pueden conseguir

una PAE de 44.191% y ganancia de 7 dB si la señal 3GPP tiene una potencia

RFpower de 32 dBm. 60

Figura 5.20. Valor de la eficiencia del amplificador cuando se incluye la técnica de Envelope

Tracking cuando se usa una señal 3GPP a su entrada. Se pueden conseguir

una PAE máxima de 46.981% y ganancia de 5.5 dB si la señal 3GPP tiene

una potencia RFpower de 32 dBm. 60

1

1 PRESENTACIÓN DEL PROYECTO

1.1. Motivación

La evolución y el gran desarrollo experimentado en los últimos años por los sistemas de comunicaciones

móviles e inalámbricos hacen que la reducción de costes, manteniendo una alta calidad, se convierta en una

cuestión de gran importancia en el diseño de estas tecnologías.

La maximización de la eficiencia en el uso de la energía suministrada al sistema es una magnífica solución en

este aspecto, ya que nos proporciona un considerable ahorro en la energía de alimentación a la vez que se

reduce la disipación de la potencia en forma de calor, evitando la degradación de los componentes y alargando

el tiempo de vida útil de los mismos.

La maximización de la eficiencia en el manejo de la potencia de un enlace de comunicaciones viene

determinada por el amplificador de potencia del transmisor, ya que consume la mayor parte de la potencia

media disponible del sistema.

Veámoslo, por ejemplo, en un caso típico de comunicaciones por satélite [1], en el que el amplificador de

cabecera tiene un nivel de potencia de salida del orden de 40 W. Para suministrar este nivel de señal a la antena

el amplificador consume en promedio el 75% de la potencia total disponible. Si dicho amplificador trabaja con

una eficiencia aproximada del 30%, entonces el 52,5% de la potencia total del sistema se pierde

transformándose en calor en el propio amplificador.

En el caso de las comunicaciones móviles, las transmisiones de las señales de RF están fundamentalmente

limitadas por la distorsión generada por el amplificador de potencia y por la potencia en DC que consume. En

la mayoría de los casos la distorsión puede ser reducida, pero solo a expensas de la disipación de potencia

incrementada [2]. Para evitar la distorsión es importante que éstos mantengan un alto grado de linealidad.

Además de la alta linealidad en el diseño de los amplificadores de potencia, otro factor muy importante es la

reducción en la magnitud del consumo de la energía en los sistemas de comunicaciones móviles. Un ejemplo

de este hecho es la reducción en el voltaje de las baterías: desde 7V a 3V [3]

Sin embargo, los objetivos de máxima eficiencia y alta linealidad (mínima distorsión) suelen ser, en principio,

contrapuestos. Las técnicas clásicas de amplificadores de potencia de alta eficiencia pasan por la utilización de

condiciones de trabajo altamente no-lineales (Clases C, D y E). Las condiciones de trabajo esencialmente

lineales (Clases A y AB) no suelen alcanzar niveles de eficiencia muy elevados y se requiere añadir al

amplificador algún esquema que aumente su nivel de eficiencia. [4] [5]

El trabajo que aquí se presenta se centra fundamentalmente en el diseño de un amplificador de potencia de

clase AB, diseñado de tal manera que trabaje alcanzando su máxima eficiencia pero sin comprometer su

linealidad.

Para el diseño del amplificador de potencia de clase AB se utilizará el transistor CGH40010 del fabricante

Cree, construido con Nitruro de Galio (GaN), el cual representa mejor rendimiento en alta potencia que los

transistores habituales diseñados con Arseniuro de Galio (GaAs) o Arseniuro de Galio-Aluminio (AlGaAs).

Una vez diseñado el amplificador de potencia de clase AB se le incorporará una estructura que implementa la

2

técnica de Envelope Tracking con el propósito de aumentar la eficiencia que tiene el amplificador y, de esta

manera, demostrar la gran importancia que supone el uso de dicha técnica en los sistemas de comunicaciones

móviles e inalámbricos para contribuir a la reducción de costes de los mismos.

1.2. Objetivos

El objetivo principal de este proyecto consiste en el diseño mediante simulación de un amplificador de

potencia a partir de transistores de última generación (GaN) buscando un equilibrio entre eficiencia y

linealidad. Este objetivo se alcanzará mediante los siguientes objetivos específicos:

- Diseño de un amplificador de potencia con un dispositivo HEMT de GaN, clase AB, mediante la

herramienta de simulación ADS.

- Ajuste de las impedancias óptimas de entrada y salida mediante las técnicas de Load/Source Pull.

- Diseño de las redes de adaptación de impedancias de entrada y de salida.

- Integración del amplificador en una arquitectura Envelope Tracking.

- Evaluación de los resultados obtenidos mediante la herramienta de simulación ADS.

1.3. Estructura del proyecto

Una vez descritos los objetivos que se pretenden alcanzar con este proyecto, pasamos ahora a describir la

manera en la que se ha estructurado este trabajo.

En el capítulo 2 de esta memoria se hace una introducción a los amplificadores de potencia, en la que se

describirán las consideraciones más relevantes sobre el diseño de los amplificadores de potencia de clase A, B,

AB y C. También se describirán las técnicas Load/Source Pull que permiten obtener las terminaciones óptimas

de entrada y de salida en régimen de gran señal, y finalmente se detallará la técnica de Envelope Tracking que

permite aumentar la eficiencia de un amplificador.

En el capítulo 3 se ha destinado para describir los transistores de última generación GaN. Los dispositivos de

potencia en RF basados en GaN han hecho importantes progresos en la última década. En este capítulo se

comentará los principios de operación y características fundamentales de los dispositivos HEMT de GaN.

En el capítulo 4 se llevará a cabo la propuesta de diseño del amplificador de potencia de clase AB buscando un

equilibrio entre eficiencia y linealidad. En primer lugar se describirá brevemente la herramienta de simulación

ADS que se utilizará en todo el proyecto; A continuación se pasará a detallar el diseño del amplificador de

clase AB; posteriormente se diseñarán las redes de adaptación de impedancias y, finalmente, se integrará el

amplificador diseñado en una arquitectura de Envelope Tracking.

En el capítulo 5, tras haber diseñado el amplificador de potencia AB en el simulador de ADS, se presentarán

todos los resultados más destacados en el capítulo 4.

En el capítulo 6 se finaliza este proyecto numerando cada una de las conclusiones a las que se ha llegado

discutiendo, además, si se han alcanzado los objetivos marcados inicialmente, y nombrando las líneas futuras

de investigación.

En el capítulo 7 se detalla toda la bibliografía que se ha usado en el desarrollo de este proyecto.

3

2 AMPLIFICADORES DE POTENCIA

2.1. Introducción

Un amplificador de potencia es un dispositivo que recibe en su terminal de entrada una señal con un cierto

nivel de potencia y proporciona a su salida la misma señal con una gran cantidad de potencia. Por lo general la

señal que se inyecta en el terminal de entrada del amplificador de potencia es pequeña y es necesario

amplificarla lo suficiente para generar grandes señales de potencia a la carga conectada en su terminal de

salida.

Las características principales de un amplificador de gran señal o de potencia son la eficiencia de potencia, la

cantidad máxima de potencia que es capaz de generar el amplificador de potencia y el acoplamiento de

impedancias con la carga conectada a la salida del mismo [6].

Los amplificadores de potencia se clasifican de acuerdo a la fracción de tiempo que conducen los transistores.

Los amplificadores de clase A tienen transistores de salida en los que la corriente de señal circula todo el

tiempo. Para obtener un mayor rendimiento, el amplificador en clase B utiliza transistores que sólo conducen

la mitad del tiempo, quedando al corte el resto del tiempo. Los transistores de los amplificadores en clase AB

conducen algo más de la mitad del tiempo con rendimientos similares a los circuitos de clase B, pero producen

menor distorsión. Los amplificadores en clase C producen grandes cantidades de potencia con gran

rendimiento usando transistores que conducen sólo una pequeña fracción del ciclo. Los cortos pulsos de la

corriente de salida excitan un circuito resonante que elimina las componentes de la distorsión producidas por el

funcionamiento no lineal del transistor. Los amplificadores en clase D producen formas de onda de salida

binarias de muy alto rendimiento, próximo al 100% usando los transistores como interruptores. [7]

A continuación comenzaremos con el estudio de los amplificadores de potencia describiendo la clasificación y

los parámetros más importantes de los mismos, las técnicas de adaptación de impedancia Load/Source-pull y

la técnica de Envelope Tracking.

2.2. Clasificación de los amplificadores de potencia

2.2.1. Conceptos generales.

Los amplificadores de potencia se clasifican por clases en las cuales se representan la cantidad que varía la

señal de salida a lo largo de un ciclo de operación para un ciclo completo de la señal de entrada.

Cada una de las clases de los amplificadores de potencias difiere en términos de linealidad, potencia de salida

y eficiencia [8]. Así, para poder diseñar un amplificador de potencia es necesario determinar el factor más

importante para nuestro diseño y elegir la clase de amplificadores de potencia que más se adecúe a nuestros

propósitos. En este proyecto los factores más importantes son la linealidad y la eficiencia, ya que se desea

diseñar un amplificador de potencia que maximice su eficiencia pero sin comprometer su linealidad.

Las clases de operación del amplificador de potencia se pueden dividir en dos grupos: el primer grupo (Clases

A, B, AB) está formado por amplificadores de potencia altamente lineales usados en aplicaciones de

microondas y comunicaciones móviles, mientras que el segundo grupo (Clases D, E, F) contiene a los

amplificadores de gran eficiencia usados en aplicaciones de comunicaciones por satélite [8]. Para que el

amplificador opere en una determinada clase, los voltajes DC de puerta y drenador del transistor tienen que

polarizarse de manera que estén muy cerca del punto de operación. En la figura 2.1 se observan las clases más

típicas de operación en función del punto de operación.

4

Figura 2.1. Clases de un amplificador de potencia en función del punto de operación [9]

2.2.2. Clase A

Para poder distinguir las distintas clases de los amplificadores de potencia se usa el ángulo de conducción. Este

ángulo indica el periodo de tiempo que el amplificador de potencia está conduciendo (ciclo de operación).

Para la clase A, el amplificador posee un ángulo de conducción igual a 360º, por lo tanto esto nos indica que el

dispositivo conduce corriente durante todo el ciclo de operación. En la figura 2.2 se muestra la polarización

para la clase A [8]

Figura 2.2. Polarización clase A. [8]

5

Los amplificadores de clase A son los más lineales debido a que el transistor está polarizado en el centro de la

línea de carga, lo cual permite a la corriente y a la tensión llegar a sus máximos sin saturarse. El principal

inconveniente de estos tipos de amplificadores es su baja eficiencia provocada por la disipación de potencia

que se produce al conducir la corriente durante todo el ciclo. En la práctica se alcanzan sólo eficiencias

máximas alrededor del 25%. Por lo tanto podemos afirmar que la clase A no es adecuada para diseñar nuestro

amplificador de potencia debido a su alta disipación de potencia. Suelen usarse amplificadores de clase A en

aplicaciones en las cuales la linealidad es un requisito indispensable y la eficiencia puede verse comprometida

sin mayores perjuicios, como por ejemplo en el caso de modulaciones en amplitud en las que se requieren un

amplificador muy lineal.

2.2.3 .Clase B

Los amplificadores de clase B tienen un ángulo de conducción de valor 180º de manera que proporciona una

señal de salida que varía a lo largo de la mitad del ciclo de la señal de entrada, tal como se muestra en la figura

2.3 [8].

Figura 2.3. Polarización clase B [8]

El punto de polarización para la clase B debe estar en la tensión de ruptura. De esta manera sólo fluye corriente

por el dispositivo cuando el nivel de señal de entrada es mayor que la tensión de ruptura. Esta situación ocurre

durante el ciclo positivo de la señal de entrada, mientras que en el ciclo negativo el amplificador permanece

apagado. Gracias a este comportamiento no existe tanta disipación de potencia como en la clase A, sin

embargo la señal de salida que proporciona el amplificador es muy distorsionada ya que la reproducción de la

señal de entrada se realiza solamente durante 180º de la excursión de la señal de salida.

Cabe destacar que la operación en clase B, en ausencia de potencia de polarización de DC cuando no hay señal

de entrada, proporciona una eficiencia máxima que llega al 78.5% [6]. Esta mejora en la eficiencia se debe a

un empeoramiento de la linealidad ya que la señal de salida que proporciona el amplificador está

distorsionada, y además la transición que se produce entre el ciclo positivo y negativo del transistor no es lineal

(distorsión de cruce).

6

2.2.4. Clase AB

El ángulo de conducción de los amplificadores clase AB está comprendido entre 180º y 360º. Variando el

ángulo de conducción puede conseguirse que el amplificador tienda a comportarse en gran medida como clase

A o como clase B. En la figura 2.4 se muestra la polarización del amplificador de clase AB [8].

Figura 2.4. Polarización clase AB. [8]

La señal de salida aún aparece distorsionada, generando armónicos y efectos no lineales, aunque no tanto

como en clase B. Además, la eficiencia que se consigue es mayor que si se trabaja en clase A y está

comprendida entre 25% y 78.5%. Por lo tanto, los amplificadores en clase AB son muy buena elección para el

diseño de amplificadores de potencia, ya que presentan un buen compromiso entre linealidad y eficiencia.

2.2.5. Clase C

La salida de un amplificador de clase C está polarizada para operar a menos de 180º del ciclo y solamente con

un circuito sintonizado que proporciona un ciclo completo de operación para la frecuencia sintonizada. Por lo

tanto su ángulo de conducción es mejor que 180º. De este modo, la corriente de salida es nula en más de la

mitad de un ciclo de la señal de entrada consiguiéndose así una alta eficiencia pero comprometiendo la

linealidad del amplificador.

La clase C de los amplificadores de potencia se usan frecuentemente en sistemas de modulación de envolvente

constante ya que estas aplicaciones no requieren unos requisitos estrictos sobre la linealidad.

En la Tabla 2.1 se refleja la eficiencia de cada uno de las distintas clases de amplificadores de potencia que

hemos descrito.

7

Clase

A AB B C

Ciclo de

Operación

360º 180º-360º 180º <180º

Eficiencia

de potencia

25%-50% 25%-78.5% 78.5% *

Tabla 2.1 Eficiencia de las distintas clases de amplificadores de potencia.

*Por lo general, la clase C no es usada para proporcionar gran cantidad de potencia y por eso no se da la

eficiencia.

2.3 Parámetros más importantes de los amplificadores de potencia.

Una vez definidas las distintas clases de amplificadores operacionales en este apartado se pretende definir los

parámetros más importantes de los amplificadores de potencia como son la ganancia, eficiencia y la linealidad.

2.3.1 Ganancia

En el diseño de los distintos dispositivos de microondas existen numerosas definiciones para la ganancia

aunque la más representativa es la ganancia de transducción.

2.3.1.1 Ganancia de potencia

Es el cociente entre la potencia entregada a la carga y la entregada a la red:

𝐺𝑃 =<𝑃𝐿>

<𝑃𝑖𝑛> (I)

2.3.1.2 Ganancia de potencia disponible

Es el cociente entre la potencia máxima que se puede entregar a la red y la potencia disponible en el generador:

𝐺𝑑𝑖𝑠𝑝 =<𝑃𝑚𝑎𝑥>

<𝑃𝑑𝑖𝑠𝑝> (II)

2.3.1.3 Ganancia de transducción

Es el cociente entre la potencia entregada a la carga y la disponible en el generador:

𝐺𝑇 =<𝑃𝐿>

<𝑃𝑑𝑖𝑠𝑝> (III)

2.3.2 Eficiencia

La eficiencia es uno de los parámetros más importantes en el diseño de amplificadores de potencia y

representa la cantidad de potencia de RF entregada por la fuente de alimentación en DC. Existen dos figuras de

mérito representativas de la eficiencia:

8

2.3.2.1 Eficiencia de drenador

Se define como la relación de potencia de RF transferida a la carga (𝑃𝑜𝑢𝑡) y el consumo de potencia de la

alimentación en DC (𝑃𝐷𝐶).

𝜂 =𝑃𝑜𝑢𝑡

𝑃𝐷𝐶 (IV)

2.3.2.2 PAE (Power Added Eficciency)

PAE representa la eficiencia total del dispositivo y se define de la siguiente manera, siendo 𝑃𝑖𝑛 la potencia de

entrada en RF:

𝑃𝐴𝐸 =𝑃𝑜𝑢𝑡−𝑃𝑖𝑛

𝑃𝐷𝐶 (V)

2.3.3 Linealidad

El diseño de los amplificadores de potencia está basado en transistores (BJT, FET, MOS,…) y, por lo tanto,

son dispositivos no lineales. La potencia que generan a su salida depende de la ganancia del amplificador y, a

su vez, la ganancia depende de la potencia de entrada al mismo:

𝑃𝑜𝑢𝑡 (𝑑𝐵𝑚) = 𝐺(𝑃𝑖𝑛)(𝑑𝐵) + 𝑃𝑖𝑛(𝑑𝐵𝑚) (VI)

A continuación se detallará el concepto de punto de comprensión de 1dB con el objetivo de caracterizar la

respuesta de la ganancia en función de la potencia de entrada y, además, se estudiará a través de la distorsión

de intermodulación y del punto de intercepto los efectos perjudiciales que producen los amplificadores cuando

se comportan de forma no lineal [10]

2.3.3.1 Punto de comprensión de 1 dB

La respuesta no lineal de un amplificador aparece cuando a la salida del mismo está cerca de la saturación. A

medida que se va incrementando el nivel de la potencia de la señal de entrada, el nivel de potencia a la salida

del amplificador va aumentando hasta tal punto que el dispositivo deja de amplificar, dando lugar a la salida de

potencia de saturación. En la figura 2.5 se observa la gráfica del punto de comprensión de 1 dB.

Figura 2.5. Punto de comprensión de 1 dB. [10]

9

El punto de comprensión de 1 dB permite distinguir la zona lineal y la no lineal de un amplificador y se define

como el nivel de potencia de la señal de entrada (o salida) para el cual la ganancia real está 1 dB por debajo de

la ganancia ideal, como bien se puede comprobar en la figura 2.5.

2.3.3.2 Distorsión de intermodulación

La distorsión de intermodulación es un fenómeno que consiste en la generación de productos de mezcla

indeseados que pueden distorsionar los tonos fundamentales. La distorsión de intermodulación puede medirse

colocando a la entrada del amplificador dos señales senoidales a frecuencias muy cercanas. A la salida del

mismo se obtienen los dos tonos senoidales amplificados y otros tonos producidos por los productos de

intermodulación y sus armónicos.

Si llamamos f1 y f2 a las frecuencias de los tonos introducidos, los productos de intermodulación aparecen a

las frecuencias dadas por:

𝑓 = 𝑚𝑓1 ± 𝑛𝑓2 (VII)

Donde ‘𝑚’ y ‘𝑛’ son valores enteros y varían entre 1 a ∞.

De todos los productos de intermodulación, los de tercer orden (correspondientes a las frecuencias 2f2-f1 y

2f1-f2) son los más críticos debido a que están más cerca a los tonos fundamentales. Además normalmente

caen dentro de la banda de paso del filtro del receptor. En la figura 2.6 se puede observar los tonos

fundamentales y los productos de intermodulación de segundo, tercer, quinto y séptimo orden.

Figura 2.6. Productos de intermodulación. [10]

2.3.3.3 Punto de Intercepto

El punto de intercepto es el punto donde la pendiente de la componente fundamental se cruza con la pendiente

del producto de intermodulación de un determinado orden en una representación logarítmica potencia de salida

frente a potencia de entrada. Como la distorsión de intermodulación más importante es la de tercer orden, el

punto de intercepto de tercer orden (IP3) es, a su vez, el más relevante.

10

Figura 2.7. Punto de Intercepto. [10]

El punto de intercepto es un parámetro muy importante en el funcionamiento del amplificador, ya que a mayor

IP3 menor distorsión a altos niveles de potencia. Es decir, un punto de intercepto grande indica linealidad. En

la figura 2.7 se puede ver representado el punto de intercepto de tercer orden.

2.4 Técnicas de adaptación de impedancias Load/Source-Pull.

2.4.1 Introducción

En el diseño de amplificadores de pequeña señal los transistores son caracterizados a través de los parámetros

S del transistor ya que permiten una descripción completa de una red de dos puertas y de los parámetros

característicos del comportamiento del amplificador como son: ganancia, ancho de banda y eficiencia, entre

otros.

Sin embargo, para dispositivos que operan en régimen de alta potencia (gran señal) y, consecuentemente, de

forma no lineal, los parámetros S dejan de ser útiles y es necesario el uso de las técnicas Load/Source-pull para

caracterizarlos.

2.4.2 Método de Load-pull

La técnica de Load-pull consiste en ir variando el valor de la impedancia de carga que se conecta a la salida del

amplificador a medida que se va calculando la potencia de salida. En cada variación de la impedancia de carga

se reajusta la impedancia de entrada para maximizar la ganancia. Como resultado de todo esto se obtiene una

serie de curvas de contorno de diferentes niveles de potencia (ver figura 2.8)

La impedancia óptima de carga a la frecuencia de trabajo se encuentra en el punto central del conjunto de

contornos obtenidos por el método de Load-pull. Las demás curvas representan potencias relativas a la

máxima. Así, según la figura 2.8, la primera curva de contorno corresponde a una potencia 0.5 dB por debajo

de la máxima, la segunda corresponde a 1 dB por debajo de la máxima y así sucesivamente.

En el caso más general, los contornos no son únicamente obtenidos en términos de potencia de salida.

Dependiendo de la aplicación final del amplificador de potencia, las curvas de Load-pull pueden ser relativas a

otros parámetros como la eficiencia o la ganancia.

11

Figura 2.8. Curvas de contorno de Load Pull. [30]

2.4.3 Método de Source-pull

Para aplicar el método de Source-pull, en lugar de ir variando la impedancia de carga, se varía la impedancia

de fuente. La curva de contornos que se obtiene al aplicar el método de Source-pull se obtiene de manera

análoga a la obtenida por el método Load-pull, de manera que la impedancia óptima de fuente a la frecuencia

fundamental sigue siendo el punto central del conjunto de contornos.

2.4.4 Aplicación del método Load/Source-pull

Hemos visto que el método de Load/Source-pull proporcionan las impedancias óptimas de carga y de fuente

cuando el amplificador opera en régimen de gran señal. Para ello es necesario realizar un barrido de

terminaciones sobre la carta de Smith con el propósito de trazar los contornos de máxima ganancia, o los

contornos de potencia de salida constante, o bien los contornos de máxima eficiencia.

Dependiendo de la aplicación del amplificador de potencia, se tendrán terminaciones óptimas para maximizar

su ganancia, otras para obtener una potencia de salida constante y otras para maximizar su eficiencia. En este

proyecto nos centraremos en diseñar un amplificador de potencia clase AB que trabaje a su máxima eficiencia

para, posteriormente, incrementarla aplicando las técnicas de Envelope Tracking que se describirán en el

siguiente apartado.

Para poder aplicar el método de Load/Source-pull en este proyecto se seguirá el siguiente proceso iterativo:

- 1. Colocar la impedancia de fuente a un valor de 50 Ohm y aplicar el método Load-pull.

- 2. Como terminación de carga se coloca el valor obtenido en el paso 1 y se procede a calcular la

impedancia de fuente con el método de Source-pull.

- 3. Volver a repetir el paso 1 utilizando como terminación de fuente el valor hallado en el paso 2 y

calcular nuevamente la impedancia de carga con el método de Load-pull.

- 4. Se repiten los pasos hasta llegar a una situación de convergencia en los valores de impedancia de

carga y de fuente.

2.5 Técnicas de aumento de eficiencia

2.5.1 Introducción

En los últimos años, los sistemas de comunicación modernos utilizan modulaciones con envolvente variable.

12

Para amplificar estas señales es necesario hacer uso de los amplificadores lineales como las clases A o B. Sin

embargo, estas técnicas tienen el inconveniente de que consiguen eficiencias muy bajas y conviene conseguir

amplificadores de alto rendimiento para reducir el consumo de potencia y minimizar el calentamiento de los

dispositivos.

Para conseguir aumentar el rendimiento se usan técnicas como EER (Envelope Elimination and Restoration)

[11, 12] o ET (Envelope Tracking) [4, 5]. Estas técnicas consisten en alimentar al amplificador de RF (𝑉𝐷𝐷)

con la envolvente amplificada de la señal de RF modulada. En el caso de la técnica ET (Figura 2.9.a) se

requiere un amplificador de RF lineal y la tensión de alimentación sigue la envolvente de la señal de RF

modulada, de esta forma se aumenta el rendimiento del sistema. Por otro lado en la técnica EER (figura 2.9.b)

se puede emplear una clase de amplificación no lineal de alto rendimiento, así la tensión de alimentación es la

que se encarga de modular en amplitud al amplificador de RF, obteniendo la señal de RF a la salida

amplificada y modulada en amplitud.

Figura 2.9. Técnica ET (a) en la que la alimentación del amplificador de RF sigue la envolvente de la señal. Y

técnica EER (b) en la que la envolvente amplificada modula al amplificador de RF.

2.5.2 Técnica de Envelope Elimination and Restoration (EER)

En 1952 Kahn [13] propone la arquitectura de un transmisor capaz de eliminar y restaurar la envolvente de una

señal de entrada. Su esquema se puede ver en la figura 2.10.

La rama superior se encarga de detectar la envolvente mediante un detector de AM con el propósito de obtener

la componente de amplitud para su posterior amplificación utilizando un amplificador de envolvente.

La rama inferior elimina la envolvente de la señal mediante un limitador, obteniendo así una portadora

modulada en fase con amplitud constante. Esta componente es amplificada hasta el nivel de potencia deseado

mediante un amplificador de potencia de RF.

En una implementación moderna, tanto la envolvente como la portadora modulada en fase son generadas por

medio de un Procesador Digital de Señal.

Figura 2.10. Esquemas de las topologías ET y EER para mejorar la linealidad y rendimiento de amplificadores

de potencia de RF.

13

2.5.3 Técnica de Envelope Tracking (ET)

El esquema que implementa la técnica de Envelope Tracking para aumentar el rendimiento del amplificador

de potencia se puede observar en la figura 2.10.

Esta técnica consiste en alimentar al amplificador de potencia con la envolvente amplificada de la señal de RF

modulada.

Para obtener la señal de envolvente es necesario, en primer lugar, demodular en amplitud la señal de entrada al

sistema con un detector de envolvente. Y, en segundo lugar, hay que amplificar esta señal mediante el llamado

amplificador de envolvente, el cual debe funcionar en un rango de frecuencias que debe ir desde DC hasta

varias veces el ancho de banda de la señal modulada. Además, la señal amplificada por el amplificador de

potencia debe conservar la información de fase a la salida que debe estar sincronizada con la envolvente de la

misma.

Un esquema práctico para simular la técnica ET en la herramienta de simulación ADS se muestra en la figura

2.11. Dicha figura se utilizará en las simulaciones que se llevarán a cabo en apartados posteriores de esta

memoria, pero en este apartado se pretende explicar de una manera más específica cada uno de los bloques que

conforman la esquema ET.

Si observamos la figura 2.11, el bloque MOD permite obtener una señal modulada, similar a la señal de

entrada al amplificador. Dependiendo del tipo de señal de entrada al amplificador (es decir, si es un tono, dos

tonos, señal 3GPP, etc) en F1 y en F2 colocaremos distintas fuentes. En el apartado 5 de esta memoria se

especifican el tipo de señales que irán a la entrada del modulador. La idea principal es que el bloque MOD

permite obtener una señal modulada. Posteriormente dicha señal modulada se demodula en amplitud con el

bloque DEMOD1 para obtener la envolvente de la señal modulada. Por último, el bloque MULT1 sirve para

amplificar la envolvente de la señal modulada. De esta manera implementaremos la técnica ET con la

herramienta ADS.

Figura 2.11. Esquema de la técnica ET usando en la herramienta ADS.

2.5.4 Conclusiones

En los apartados anteriores, se han descrito dos técnicas posibles para aumentar la eficiencia de los

amplificadores de potencia. Sin embargo para cumplir con los objetivos de este proyecto se utilizará la técnica

Envelope tracking con el propósito de ver sus ventajas en los sistemas de comunicaciones móviles e

inalámbricos.

14

3 DISPOSITIVOS HEMT DE GAN

3.1 Introducción

Durante los últimos años las comunicaciones en la banda de microondas (1 GHz – 300 GHz) han

experimentado un gran crecimiento, motivado principalmente por el auge de las comunicaciones móviles (3G,

Wifi, WiMAX), las comunicaciones por satélite, TV de alta definición y diversas aplicaciones militares.

Para el sector de las telecomunicaciones es necesario disponer de una tecnología de amplificadores de potencia

que sustituya los dispositivos fabricados con tecnologías de Si, GaAs y de vacío, que hasta hace pocos años

eran fundamentales en la fabricación de los amplificadores de baja y alta potencia de microondas.

Las tecnologías de Si y GaAs permiten disponer de unos transistores capaces de alcanzar frecuencias de

trabajo hasta 300 GHz debido a la gran velocidad de sus portadores (107cm/s) [14]. El problema que

presentan estas tecnologías es la imposibilidad de su uso como amplificadores de alta potencia debido a tres

importantes factores [14, 15]:

- Baja tensión de ruptura a causa de su escasa banda prohibida que las imposibilita para trabajar a los

voltajes necesarios para suministrar la adecuada potencia de salida.

- Pobre conductividad térmica que impide el diseño de dispositivos de alta potencia.

- Los dispositivos de potencia deben suministrar corrientes elevadas, por lo que el diseño físico del

dispositivo requiere de un gran ancho de canal, lo cual da lugar a bajas impedancias que imposibilitan

una correcta adaptación.

Estos problemas han sido solucionados con la tecnología de GaN cuyas características se presentan a

continuación.

3.2 Características del semiconductor GaN

Las características fundamentales del semiconductor de GaN que permiten diseñar dispositivos de alta

potencia son las siguientes [14]:

- Amplia banda prohibida de los semiconductores de la familia de GaN, dos o tres veces superiores a

los semiconductores tradicionales de GaAs y Si.

- Una constante dieléctrica cuyo valor es 20% menos que los dispositivos de GaAs, como consecuencia

de la elevada energía de gap lo que permite disponer de unas áreas un 20% mayor para una misma

impedancia dada. Debido al incremento de estas áreas se pueden alcanzar mayores corrientes y, por

tanto, habrá mayor potencia de salida.

- Elevada conductividad térmica en contraposición a los semiconductores convencionales, lo que

permite operar a grandes temperaturas. Esto evita la necesidad de disponer de disipadores permitiendo

así su uso en multitud de aplicaciones móviles.

- Elevada tensión de ruptura, haciéndolo ideal para los sistemas comerciales, por ejemplo Estaciones

Base Wireless, que operan con tensiones de 28 V, incluso siendo fácil para esta tecnología alcanzar

los 48 V. Para estas tensiones tan elevadas se consigue una elevada eficiencia que reduce los

requerimientos de potencia de los dispositivos.

15

- Movilidad de los electrones sustancialmente inferior a los semiconductores de GaAs lo que

imposibilita su uso para muy altas frecuencias, aún así en heteroestructuras de ALGaN/GaN se han

podido alcanzar frecuencias de 100 GHz.

3.3 El transistor GaN HEMT

El primer transistor de efecto de campo (FET) basado en Nitruro de Galio (GaN) fue un MESFET (Metal

Semiconductor Field Effect Transistor) fabricado en 1993 [16]. Se obtuvieron densidades de corriente de 175

mA/mm con una transconductancia máxima de 23 mS/mm y con características de salida de RF que son 𝑓𝑇 de

11 GHz y 𝑓𝑀𝐴𝑋 de 35 GHz, lo que confirmó la hipótesis acerca del gran potencial de los FET de GaN.

Posteriormente se introdujo una barrera 𝐴𝑙𝑥𝐺𝑎𝑁𝑥−1 para la obtención de dispositivos HEMT de AlGaN/GaN

que han surgido en la última década como los dispositivos más prometedores para aplicaciones de alta

potencia y alta temperatura.

La primera idea, que ha dado como fruto el transistor GaN HEMT, surgió intentando mejorar las prestaciones

de MOSFET de GaAs [17], buscando aumentar la movilidad de los portadores. Pero el modelo no acabó de

tomar forma hasta que se conocieron los primeros resultados de estructuras GaAs/AlGaAs con modulación de

dopaje [18] y el primer estudio del transporte en gas de electrones [19]. Así se propuso el principio de

funcionamiento de este nuevo dispositivo, el cual consistía en una capa de GaAs y otra dopada tipo-n AlGaAs

para poder modular la acumulación de carga, que tiene lugar en la interfaz GaAs/AlGaAs, mediante una

barrera Schottky formada en la superficie de AlGaAs. Un poco después, un dispositivo HEMT vio luz [20].

Estos dispositivos iniciales de GaAs/AlGaAs fueron evolucionando e introduciéndose nuevos materiales

(InGaAs, InGaP) con la única finalidad de mejorar las prestaciones aumentando la potencia y la frecuencia de

trabajo [21]. Desde entonces se ha avanzado mucho, no sólo desde el punto de vista de la calidad del material

sino tecnológicamente, lo que ha hecho aumentar considerablemente las prestaciones finales del dispositivo.

Tal y como se ha comentado anteriormente, la concepción de este tipo de dispositivos se basa en la unión de

dos semiconductores con distinto gap. La discontinuidad en la banda de conducción determina una

transferencia de carga que modifica el potencial a lo largo de la estructura, dando lugar a un pozo de potencial

de forma casi triangular, donde se confinan los electrones (Figura 3.1). El material de gap ancho es lo que hace

de barrera, mientras que al de gap más estrecho se le denomina canal, ya que es por donde circulan los

portadores.

Figura 3.1. Estructura típica de capas de un transistor HEMT AlGaN/GaN junto con el diagrama de bandas.

[22]

En un dispositivo de heterounión, la carga que se induce en el canal está determinada fundamentalmente por la

diferencia de la banda prohibida entre los dos semiconductores que forman la unión, y por la distribución de

dopantes, si los hubiera.

En el caso particular del sistema AlGaN/GaN aparece una carga adicional en el canal debida a la existencia de

campos de polarización.

16

En tal situación, los niveles energéticos son discretos y los electrones confinados forman un gas que se podría

considerar bidimensional [22]. La movilidad del 2DEG es muy superior a la de los portadores en un material

en volumen (dispositivo MESFET tradicional), donde la región del canal debe estar dopada para obtener los

portadores, lo que reduce la movilidad de éstos considerablemente.

Una de las características de los HEMT de AlGaN/GaN es que no es necesario dopar la estructura para obtener

una alta densidad de carga 2DEG. Esta característica de los nitruros simplifica el diseño de la estructura, ya

que no es necesario hacer una modulación de dopaje como ocurre en otros dispositivos HEMT. Por ejemplo,

en los HEMT de AlGaAs/GaAs es necesario dpar la barrera de AlGaAs tipo-n en una región próxima a la

interfaz AlGaAs/GaAs, para transderir carga a la región sin dopar el canal. La región de la barrera próxima a la

interfaz se vacía de carga móvil, y los electrones correspondientes se acumulan en el pozo triangular, dando

lugar así a un 2DEG. En el caso de los nitruros este proceso es ligeramente diferente. Así, para saber de dónde

vienen los electrones del 2DEG en estructuras sin modulación de dopaje, caben varias propuestas. Así, la

justificación fue el “dopaje piezoeléctrico” [23], por la alta concentración residual de portadores libres tanto en

el GaN como en el AlGaN [24], o por una combinación de efectos piezoeléctricos y generación térmica [25].

17

4 DISEÑO DE UN AMPLIFICADOR DE POTENCIA

CLASE AB MEDIANTE EL SOFTWARE ADS

4.1 Introducción

En este capítulo se describirá la propuesta de diseño de un amplificador de potencia de clase AB basado en el

transistor CGH40010. Para ello se utilizará la herramienta de simulación denominada “Advanced Design

System” (ADS) de la compañía Cree.

Este capítulo comienza describiendo brevemente la herramienta de simulación utilizada y nombrando las

características más destacadas del transistor CGH40010. A continuación se procederá al diseño del

amplificador de potencia de clase AB en pequeña señal y en gran señal detallando sus respectivas redes de

adaptación de impedancia y añadiendo la arquitectura de Envelope Tracking al diseño del amplificador de gran

señal. Para finalizar este capítulo se presentarán los resultados más importantes del diseño del amplificador de

potencia.

4.2 Herramienta de diseño ADS y transistor CGH400010

4.2.1 Advanced Design System (ADS)

La herramienta de diseño que se ha utilizado para este proyecto es el software de simulación Advanced Design

System (ADS) de Agilent. Se trata de un software de diseño electrónico para aplicaciones de RF, microondas

y de integridad de señales. Abarca las tecnologías más actuales en campos como las comunicaciones

inalámbricas, redes, aplicaciones aeroespaciales o aplicaciones militares.

El software ADS organiza los diseños en una estructura jerárquica de proyectos para guardar automáticamente

los datos generados en la creación, simulación y análisis de los diseños. Un proyecto incluye una serie de

diseños relacionados, junto con cualquier enlace a otros proyectos o diseños que se hayan añadido. A su vez,

los diseños disponen de la posibilidad de realizarse a partir de un esquemático o de un layout, teniendo la

capacidad de crear el otro por asociación. Los diseños pueden someterse a diversos tipos de simulación como

análisis de DC, AC, transitorio, de parámetros S, de balance armónico o de envolvente. Y, por último, los

resultados de estos análisis se llevan a una interfaz separada de Data Display que permite la representación,

análisis y tratamiento de los datos obtenidos [26].

En este proyecto, concretamente, vamos a ser uso de las siguientes simulaciones que ofrece la herramienta

ADS:

- Simulación DC: Permite calcular las características de funcionamiento en DC de nuestro diseño. En

nuestro caso será útil para obtener las curvas I-V de nuestro transistor y poder, así, determinar su punto de

operación.

- Simulación de parámetros S: Permite caracterizar la respuesta de un componente eléctrico de ‘n’ puertos a

una frecuencia dada. En nuestro caso será útil para obtener los parámetros S del amplificador de pequeña señal

que se pretende diseñar y, con dichos parámetros, calcular el factor de estabilidad, las redes de adaptación de

impedancias y la máxima ganancia que puede aportar el amplificador en pequeña señal.

-Simulación de balance armónico: Es una técnica de análisis en el dominio de la frecuencia que realiza

simulaciones de distorsión en circuitos y sistemas no lineales, siendo el mejor método para realizar

simulaciones de circuitos de RF y microondas. En este proyecto, la simulación de balance armónico se llevará

a cabo para diseñar el amplificador de gran señal ya que nos proporciona resultados tales como punto de

18

comprensión de 1 dB, aplicar las técnicas de Load/Source-pull y obtención de resultados cuando se aplican

señales de RF a la entrada del amplificador de potencia.

- Simulación de envolvente: Utiliza una combinación de técnicas de análisis en frecuencia y tiempo para

proporcionar un análisis rápido y completo de señales complejas como señales RF moduladas digitalmente. En

este proyecto usaremos la simulación de envolvente para aplicar la técnica de Envelope Tracking.

4.2.2 Transistor CGH40010 de Cree

El transistor que se utilizará para el diseño del amplificador de potencia de clase AB es del modelo CGH40010

de Cree. Se trata de un transistor de alta movilidad de electrones (HEMT) de nitruro de galio (GaN) sin

precedentes. El transistor CGH40010, que funciona desde un riel de 28 voltios, ofrece una solución de banda

ancha de uso general para una variedad de aplicaciones de RF y microondas. Los HEMT de GaN ofrecen alta

eficiencia, alta ganancia y amplias capacidades de ancho de banda, lo cual hace que CGH40010 sea el diseño

de nuestro amplificador de potencia [27].

Las características más importantes del transistor CGH40010 son:

- Funcionamiento hasta 6 GHz

- Baja ganancia de señal de 16 dB a 2.0 GHz

- Baja ganancia de señal de 14 dB a 4.0 GHz

- PSAT típico de 13 W (41dBm)

- 65% de eficiencia a PSAT

- Funcionamiento de 28 V

Aplicaciones:

- Radio privada bidireccional

- Amplificadores de ancho de banda

- Infraestructura celular

- Instrumentación de prueba

- Amplificadores lineales clase A, AB ideales para formas de onda OFDM, W-CDMA, EDGA, CDMA

4.3 Diseño del amplificador de potencia

A continuación se empieza a detallar el proceso a realizar para el diseño del amplificador de potencia de clase

AB a partir del transistor CGH40010 con el fin de buscar un equilibrio entre eficiencia y linealidad.

4.3.1 curvas I-V del transistor CGH40010

En primer lugar se empieza obteniendo las curvas I-V del transistor en cuestión para poder determinar su

punto de polarización y, por tanto, conocer la clase de operación del amplificador de potencia.

Teniendo en cuenta que el transistor CGH40010 opera a una tensión de 28 V, inicialmente la tensión drenador-

fuente Vds será constante y de valor 28 V. Luego, más adelante, cuando se aplique la técnica de Envelope

Tracking veremos que el valor Vds no es constante. Para obtener el punto de polarización del transistor

CGH40010 se hará un barrido de la tensión Vgs desde -4 V hasta 0 V, y se tomará como valor de Vgs aquel

punto que proporcione una intensidad Ids de valor 100 mA (hay que tener en cuenta que la corriente del

drenador Ids debe estar entre 10 y 100 mA)

En la figura 4.1 se representa el circuito utilizado para la simulación DC que proporciona las curvas I-V. En

esta figura se puede observar que se han añadido otros elementos, además del transistor CGH40010, como

bobinas y condensadores. Estos elementos sirven para desacoplar el transistor del resto de elementos, es decir,

cuando se trabaja en DC las bobinas actúan como cortocircuitos y los condensadores como circuitos abiertos.

También hay un amperímetro con el propósito de medir la corriente del drenador Ids y, además, se han puesto

cargas de 50 Ohm en el puerto de entrada y de salida. Los resultados de la simulación DC y las gráficas I-V se

muestran en la figura 4.2.

19

Figura 4.1 Esquemático en ADS para la obtención del punto de polarización.

Figura 4.2 Curva del punto de polarización del transistor CGH40010

4.3.2 Punto de polarización del transistor CGH40010

En la figura 4.2 se puede apreciar que el punto “m1” señala la condición tal que a una intensidad de drenador-

fuente de valor 100 mA se obtiene un valor de tensión puerta-fuente Vgs igual a –2.925 V. Por lo tanto el

punto de polarización del transistor CGH40010 que elegiremos es Vds=28 V, Vgs=-2.925 V, Ids=100 mA.

En la figura 2.1, como bien se ha indicado, se observan las clases más típicas de operación de los

amplificadores de potencia en función del punto de polarización para un transistor MOS. Si comparamos esta

figura con la figura 4.2 se observa que la clase de nuestro amplificador operacional es AB.

4.3.3 Diseño del amplificador de pequeña señal.

Una vez conocido el punto de polarización del transistor CGH40010 pasaremos a caracterizar dicho transistor

mediante los parámetros S con el fin de determinar su estabilidad.

20

La figura 4.3 muestra el esquemático de la simulación de parámetros S. Los resultados de esta simulación se

puede observar en la figura 4.4.

Figura 4.3. Esquemático de la simulación de parámetros S que proporciona los círculos de estabilidad.

De la figura 4.4 se observa que nuestro amplificador, trabajando a la frecuencia de trabajo de 3.6 GHz, no es

incondicionalmente estable ya que el factor de estabilidad es menor que la unidad. En esta situación no se

puede realizar el diseño del amplificador para ganancia máxima (adaptación conjugada) ya que para ello se

necesita que el factor de estabilidad sea mayor que la unidad.

Una posible solución es modificar el punto de polarización. Sabiendo que la corriente de drenador Ids debe

estar entre 10 y 100 mA vamos a hace un barrido de Vgs entre -3.5 V y -2.9 V, y buscaremos el punto de Vgs

tal que el factor de estabilidad, K, sea mayor que la unidad. En la tabla 4.1 quedan reflejados los resultados de

la simulación de parámetros S para distintos valores de Vgs.

Figura 4.4. Resultados de la simulación de parámetros S que proporciona los círculos de estabilidad.

21

VGS (V) IDS (A) K

-3.320 0.002 0.498

-3.230 0.009 0.510

-3.160 0.02 0.586

-3.020 0.06 0.778

-2.930 0.097 0.897

-2.925 0.1 0.903

Tabla 4.1. Valores del factor de estabilidad cuando se varía VGS

En la tabla 4.1 se puede apreciar que no hay ningún valor de K superior a la unidad para los valores de Ids

comprendidos entre 10 mA y 100 mA. Por lo tanto se concluye que, en este caso, modificar el punto de

polarización no es adecuado.

La solución que se propone para conseguir la condición de estabilidad es añadir elementos resistivos a nuestro

diseño del amplificador [28]

En la figura 4.5 se muestra el esquema de simulación que se utilizará para obtener nuevamente los parámetros

S habiendo añadido dos resistencias en serie denominadas “RstabIn” y “RstabOut”. Los valores de estas

resistencias se toman siguiendo la regla “prueba y error”, es decir, se van tomando valores tal que el factor de

estabilidad sea mayor que la unidad. En dicho esquema se han utilizado los siguientes bloques: MaxGain (que

nos aporta la máxima ganancia del amplificador), PwrGain (que nos aporta la ganancia de transducción),

Smz1 y Smz2 (que nos aportan las impedancias óptimas de entrada y salida).

En la figura 4.6 se muestra el resultado de la simulación de los nuevos parámetros S para un valor de RstabIn

de 1 Ohm y un valor de RstabOut de 1 Ohm.

Figura 4.5. Esquema de simulación de parámetros S añadiendo las resistencias R1 y R2 para estabilizar el

transistor CGH40010.

22

Figura 4.6. Resultados de simulación de parámetros S añadiendo resistencias para estabilizar el transistor

CGH40010.

Si observaos los resultados de la figura 4.6 se observa que el factor de estabilidad es superior a la unidad, por

lo tanto nuestro amplificador, trabajando a una frecuencia de 3.6 GHz y con la polarización obtenida

inicialmente, es incondicionalmente estable y podemos diseñar el amplificador para máxima ganancia.

Una vez que se ha estabilizado el transistor CGH40010 ahora se implementará un diseño para conseguir

máxima transferencia de potencia hacia la entrada del transistor y desde el transistor hacia la carga. Esta

máxima transferencia de potencia se consigue cuando existe adaptación conjugada de impedancias a la entrada

y a la salida del transistor.

En la tabla 4.2 se puede observar los resultados de la simulación del esquema de la figura 4.5. Dichos

resultados reflejan los valores de las impedancias óptimas de entrada (SmZ1) y salida (SmZ2) para tener

máxima transferencia de potencia y, también, el valor de ganancia de transducción (PwrGain1) y el valor de

máxima ganancia (MaxGain1).

Freq Var(S)

3.6 GHz (1,1) (1,2) (2,1) (2,2)

0.861/149.197 0.021/-40.850 2.573/19.909 0.463/-160.946

Freq MaxGain1 PwrGain1 SmZ2 Smz1

3.6 GHz 16.720 8.209 8.881+j7.002 2.287-j13.903

Tabla 4.2. Resultado de simulación de parámetros S sin redes de adaptación de impedancias.

Si se hace una primera simulación del transistor ya estabilizado y sin usar redes de adaptación de impedancia a

la entrada y salida del mismo, se obtiene que el valor de la ganancia de transducción (8.209 dB) es casi la

mitad del valor de la máxima ganancia del amplificador (16.720 dB) y por lo tanto no se cumple la condición

de adaptación conjugada. Por esta razón es necesario diseñar las redes de adaptación a la entrada y salida del

transistor.

23

Para calcular estas redes de adaptación en ADS se utilizará la herramienta “Impedance Matching Utility” que

nos ayudará en el diseño y análisis de redes de redes de adaptación de impedancias. En la figuro 4.7 se muestra

el esquemático para el diseño de estas redes de adaptación. En dicha figura se han añadido los bloques

“DA_SingleStubMatch1” y “DA_SingleStubMatch2” de la librería “Impedance Matching”. La configuración

de dichos bloques se muestra en la figura 4.8 y 4.9.

Figura 4.7 Esquema del transistor con redes de adaptación de impedancia.

Figura 4.8. Configuración de DA_SingleStubMatch1.

24

Figura 4.9. Configuración de DA_SingleStubMatch2.

Como se puede observar en la figura 4.8 se ha elegido una impedancia de fuente de valor 50 Ohm (que es la

que se debería de ver a la entrada de la red) y una impedancia de carga (𝑍𝐿) de valor 2.287+j13.903 (el valor

complejo conjugado del valor de SmZ1 obtenido en la figura 4.7). Para la figura 4.9 se ha elegido una

impedancia de fuente (𝑍𝐺) de valor 8.881-j7.002 (el valor complejo conjugado del valor de SmZ2 obtenido en

la figura 4.7) y una impedancia de carga de valor 50 Ohm.

Para calcular las redes de adaptación se pulsa el botón en “Design” tanto en la figura 4.8 como en la figura 4.9

y se obtienen varias posibles redes de adaptación. Se ha elegido aquellas que tienen stubs en circuito abierto ya

que son más sencillos de diseñar. La figura 4.10 y 4.11 muestran las redes de adaptación que usaremos en el

diseño para conseguir adaptación conjugada.

Figura 4.10. Red de adaptación a la entrada del transistor.

25

Figura 4.11. Red de adaptación a la salida del transistor.

El siguiente paso consiste en simular los parámetros S del esquemático de la figura 4.7 para comprobar que la

ganancia de transducción coincide con la máxima ganancia que puede darnos el transistor. La tabla 4.3

muestra los resultados de la simulación de parámetros S utilizando las redes de adaptación obtenidas

anteriormente.

Freq PwrGain1 MaxGain1 StabFact1

3.6 GHz 16.720 16.720 1.476

Tabla 4.3. Resultado de la simulación de parámetros S usando redes de adaptación con transistor estabilizado.

Como se muestra en la tabla 4.3 se ha conseguido que la ganancia de transducción (PwrGain1) sea igual a la

máxima ganancia que puede dar el dispositivo (MaxGain1). Por lo tanto se ha conseguido un diseño del

amplificador en pequeña señal que proporciona máxima ganancia.

4.3.4 Diseño del amplificador de gran señal.

Con las impedancias óptimas de entrada (SmZ1) y de salida (SmZ2) obtenidas en la tabla 4.2 se ha conseguido

un diseño para que el amplificador trabaje a la máxima ganancia, pero este diseño sirve solamente para

pequeña señal. Para gran señal el transistor se puede comporta de forma no lineal de manera que el valor de

ganancia obtenido en pequeña señal no es igual al que se obtendría en gran señal. Por lo tanto será necesario

obtener las impedancias óptimas de entrada y de salida en régimen de gran señal mediante las técnicas

Load/Source-pull.

Es necesario destacar que para el diseño del amplificador en gran señal existe un determinado rango de

potencias de señal de entrada para el cual nuestro amplificador se comporta de forma lineal de manera que el

nivel de potencia que proporciona a su salida va aumentando. Sin embargo existe otro rango de potencias de

señal de entrada para el cual la potencia proporcionada por el amplificador no aumenta. En este caso se dice

que el amplificador se comporta de forma no lineal. Por lo tanto, dependiendo de la forma en que se comporte

nuestro amplificador, tendremos un valor de ganancia diferente o igual a la máxima ganancia que nuestro

amplificador puede proporcionar en régimen de gran señal.

Según se explicó en el capítulo 1 el objeto de este proyecto consiste en diseñar un amplificador de potencia

buscando maximizar la eficiencia de potencia añadida (PAE) pero sin comprometer demasiado su linealidad.

Es decir, el amplificador que se pretende diseñar con el transistor CGH40010 debe cumplir con el valor 65%

de eficiencia a 41 dBm de potencia de salida [27], sin comprometer su linealidad. Para ello, en primer lugar,

vamos a calcular la máxima potencia de RF que puede haber a la entrada de nuestro amplificador para que

trabaje de forma lineal y con la máxima ganancia posible. De esta manera, a partir del máximo nivel de

potencia a la entrada del amplificador (PmaxIN) y con las impedancias óptimas de entrada y salida que

26

obtendremos con las técnicas de Load/Source-pull, podremos calcular el valor de eficiencia que tendría el

amplificador. En caso de no alcanzar el valor de eficiencia deseado, iremos aumentando el nivel de potencia a

la entrada del amplificador (PdesIN) hasta alcanzar dicho valor deseado, y veremos el valor de ganancia que se

tendría. En segundo lugar se aplicarán las técnicas de Load/Source-pull para obtener los valores de

impedancias óptimas, a la frecuencia de trabajo, de entrada (𝑍𝐺) y salida (𝑍𝐿) del amplificador. Con dichos

valores de impedancias óptimas, en tercer lugar, diseñaremos las redes de adaptación de entrada y de salida

usando líneas de transmisión ideales y, también, líneas de transmisión microstrip. Finalmente, se realizarán

simulaciones de balance armónico de un tono con PmaxIn y PdesIN, y se discutirán los resultados.

4.3.4.1 Punto de polarización de 1 dB

En la figura 4.12 se muestra el esquemático de simulación que nos proporcionará el punto de comprensión de

1 dB. El resultado de esta simulación se puede ver en la figura 4.13.

Figura 4.12. Esquema de simulación para obtener el punto de comprensión de 1 dB.

Como se puede observar en la figura 4.13, el punto de comprensión de 1 dB se encuentra para una potencia de

entrada de 20 dBm. Con este valor se alcanzará la máxima potencia a la salida del amplificador sin

comprometer su linealidad (ver figura 4.14). A partir de los 20 dBm de señal a la entrada del amplificador, éste

deja de ser lineal y, por tanto, su ganancia de transducción disminuye drásticamente (y aumenta el valor de la

PAE) según se ve en la figura 4.15.

27

Figura 4.13.Potencia de RF salida frente a Potencia de RF entrada.

Figura 4.14. Resultado de simulación de balance armónico de un tono de 20 dBm de potencia de la figura

4.12.

28

Figura 4.15. Resultado de simulación de balance armónico de un tono de 28 dBm de potencia de la figura

4.12.

4.3.4.2 Técnica de Load/Source-Pull

El uso de la técnica Load/Source-pull requiere de prefijar inicialmente las impedancias de los distintos

armónicos a un valor determinado (ya sea circuito abierto, cortocircuito o una combinación de ambas).

Dependiendo del valor de las impedancias armónicas vamos a determinar unas impedancias 𝑍𝐺 y 𝑍𝐿 que

proporcionan un valor PAE determinado. Como definición convencional de los amplificadores de alta

eficiencia, las impedancias de todos los armónicos deben de estar cortocircuitadas [29], por esta razón al

aplicar la técnica de Load/Source-pul, las impedancias de los armónicos 2 al 5 deben estar a cortocircuito.

Para obtener las impedancias 𝑍𝐺 y 𝑍𝐿 vamos a seguir un proceso iterativo. Es decir, en primer lugar vamos a

terminar el puerto de entrada con 50 Ohm y, simulando el esquemático de la figura 4.16, vamos a obtener un

valor de impedancia de carga 𝑍𝐿. Después vamos a usar una terminación en el puerto de salida usando el valor

𝑍𝐿 obtenido anteriormente y, al simular el esquemático de la figura 4.18, se obtendrá un valor de impedancia

de fuente 𝑍𝐺 . Luego se usará este nuevo valor de 𝑍𝐺 para terminar el puerto de entrada y volveremos a

calcular un nuevo valor de 𝑍𝐿 simulando el esquemático de la figura 4.16. Finalmente se harán sucesivas

simulaciones con los valores hallados en las distintas simulaciones hasta que los valores de 𝑍𝐿 y 𝑍𝐺 converjan.

La figura 4.16 muestra el esquema de simulación para el análisis de Load-pull cuando la impedancia de fuente

𝑍𝐺 vale 50 Ohm.

La figura 4.17 muestra el resultado del análisis de Load-pull cuando 𝑍𝐺vale 50 Ohm. En esta figura se observa

que para una impedancia 𝑍𝐿 de valor 9.430+j9.130 Ohm se obtiene una PAE de 69.13%.

29

Figura 4.16. Esquema de simulación para el análisis de Load-pull cuando 𝑍𝐺=50 Ohm.

Figura 4.17 Resultado del análisis de Load-pull cuando 𝑍𝐺=50 Ohm.

La figura 4.18 muestra el esquema de simulación para el análisis de Source-pull cuando la impedancia de

carga 𝑍𝐿 vale 9.430+j9.130 Ohm.

La figura 4.19 muestra el resultado del análisis de Source-pull cuando 𝑍𝐿 vale 9.430+j9.130 Ohm. En esta

figura se observa que para una impedancia 𝑍𝐺 de valor 49.492+j5.012 se obtiene una PAE de 64.68%.

30

Figura 4.18. Esquema de simulación para el análisis de Source-pull cuando 𝑍𝐿 =9.430+j9.130 Ohm.

Figura 4.19. Resultado del análisis de Source-pull cuando 𝑍𝐿 vale 9.430+j9.130 Ohm.

La figura 4.20 muestra el esquema de simulación para el análisis de Load-pull cuando la impedancia de fuente

𝑍𝐺 vale 49.492+j5.012 Ohm.

La figura 4.21 muestra el resultado del análisis de Load-pull cuando 𝑍𝐺 vale 49.492+j5.012 Ohm. En esta

figura se observa que para una impedancia 𝑍𝐿 de valor 14.365+j4.160 Ohm se obtiene una PAE de 57.72%.

31

Figura 4.20. Esquema de simulación para el análisis de Load-pull cuando 𝑍𝐺=49.492+j5.012 Ohm.

Figura 4.21 Resultado del análisis de Load-pull cuando 𝑍𝐺 vale 49.492+j5.012 Ohm.

La figura 4.22 muestra el esquema de simulación para el análisis de Source-pull cuando la impedancia de

carga 𝑍𝐿 vale 14.365+j4.160 Ohm.

La figura 4.23 muestra el resultado del análisis de Source-pull cuando 𝑍𝐿 vale 14.365+j4.160 Ohm. En esta

figura se observa que para una impedancia 𝑍𝐺 de valor 49.492+j5.012 se obtiene una PAE de 63.12%.

32

Figura 4.22. Esquema de simulación para el análisis de Source-pull cuando 𝑍𝐿 =14.365+j4.160 Ohm.

Figura 4.23 Resultado del análisis de Source-pull cuando 𝑍𝐿 vale 14.365+j4.160 Ohm.

Como se puede observar, ya hemos llegado a una situación de convergencia en los valores de 𝑍𝐿 y de 𝑍𝐺 Por

lo tanto se concluye que las impedancias óptimas buscadas son 𝑍𝐺 igual a 49.492+j5.012 Ohm y 𝑍𝐿 igual a

14.365+j4.160 Ohm. Con estos valores de 𝑍𝐺 y 𝑍𝐿, además de cortocircuitar los armónicos del 2 al 5 y con

una señal de entrada cuya potencia es de 35 dBm, podemos alcanzar un valor de PAE igual a 63.12%.

A continuación se pasará al diseño de las redes de adaptación usando, por un lado, líneas de transmisión

ideales y, por otro, líneas microstrip. Para ambos diseños se esperan obtener un valor de PAE alrededor del

63%.

4.3.4.3 Redes de adaptación con líneas de transmisión ideales

Con el método de Load/Source-pull que hemos aplicado anteriormente hemos obtenido unos determinados

valores de impedancias a los distintos armónicos tales que podemos conseguir un valor de eficiencia deseado

(alrededor del 63%). Para ello, el valor de impedancia de los armónicos 2, 3, 4 y 5 deben estar a cortocircuito

mientras que la impedancia del armónico fundamental (a 3.6 GHz) debe valer 𝑍𝐺 =49.492+j5.012 Ohm o

𝑍𝐿 =14.365+j4.160 Ohm obtenidos con el método de Load/Source-pull.

33

En este apartado vamos a diseñar las redes de adaptación de entrada (RA entrada) y de salida (RA salida) de

manera que podamos obtener el valor deseado de la impedancia de los cinco primeros armónicos y así

conseguir el valor de eficiencia deseado.

En primer lugar se diseñará la red de adaptación de entrada con líneas de transmisión ideales que proporcione

un valor de cortocircuito en las impedancias de los armónicos 2, 3 ,4 y 5, y además proporcione 49.492+j5.012

Ohm de impedancia de entrada a la frecuencia de 3.6 GHz. En segundo lugar se diseñará la red de adaptación

de salida con líneas ideales que también proporcione impedancias de cortocircuitos a los armónicos 2, 3, 4 y 5,

y además proporcione 14.365+j4.160 Ohm de impedancia de salida a la frecuencia fundamental. Por último, se

realizará una simulación de balance armónico que use ambas redes de adaptación y nos proporcione el valor de

PAE que tendrá nuestro amplificador cuando se le inyecta a su entrada un tono de 35 dBm de potencia y 3.6

GHz.

La figura 4.24 muestra el esquemático en ADS que implementa la red de adaptación a la entrada de nuestro

amplificador. En dicha figura se observa que nuestra red de adaptación está compuesta por dos líneas de

transmisión (TL2 y TLIN2) y por 5 stubs a circuito abierto (TL10, TL11, TL14, TL15, TL16).

Figura 4.24. Red de adaptación de entrada usando líneas de transmisión ideales.

Para poder cortocircuitar la impedancia de los armónicos 2, 3, 4 y 5 se usan las líneas TLIN2, TL10, TL11,

TL15 y TL16. Estas últimas 4 líneas son stubs a circuito abierto con una longitud eléctrica E igual a 90 grados

e impedancia característica de 50 Ohm, mientras que TLIN2 tiene una longitud eléctrica E igual a 180.

Por una parte, los stubs de longitud eléctrica 90 grados tienen la finalidad de cortocircuitar la impedancia a su

determinada frecuencia. Así, pues, es posible conseguir cortocircuitar los armónicos 2, 3, 4 y 5.

Por otra parte, la línea TLIN2 al tener una longitud eléctrica de180 grados permite tener el mismo valor de

impedancia en ambos lados de la línea. De esta manera el cortocircuito obtenido con TL15 (o TL10) se puede

trasladar hasta la impedancia de terminación TERM2 a través de TLIN2. Igualmente sucede con el valor de

impedancia a la frecuencia fundamental, que se traslada su valor hasta TERM2 a través de TLIN2.

Para poder obtener el valor 𝑍𝐺 óptimo de valor 49.492+j5.012 Ohm a la frecuencia fundamental se usan la

línea de transmisión TL2 y el stub en circuito abierto TL14. Ambas líneas poseen una impedancia

característica de 50 Ohm y está fijadas a 3.6 GHz. Sin embargo el valor de longitud eléctrica E se ha obtenido

realizando varias simulaciones en las cuales se ha ido variando los valores de E hasta encontrar el valor 𝑍𝐺

deseado.

La figura 4.25 muestra el resultado de simulación de parámetros S de la figura 4.24. Se puede observar que

nuestra red de adaptación de entrada con líneas ideales prácticamente cortocircuita los armónicos 2,3 4 y 5, y

además a la frecuencia fundamental obtenemos aproximadamente el valor de impedancia 𝑍𝐺 óptima.

34

Frecuencia (GHz) Zout (Ohm)

3.60 49.494 + j5.014

7.20 2.500e-9 – j5.00e-4

10.80 2.500e-9 – j 2.703e-15

14.40 2.500e-9 – j 5.000e-4

18.00 2.500e-9 – j 2.703e-15

Figura 4.25. Resultado de la simulación de parámetros S de la red de adaptación de entrada.

La figura 4.26 muestra un nuevo esquemático en ADS que implementa la red de adaptación a la salida de

nuestro amplificador. En dicha figura se observa que nuestra red de adaptación está compuesta por dos líneas

de transmisión (TL2 y TLIN2) y por 5 stubs a circuito abierto (TL10, TL11, TL14, TL15, TL16).

Para poder cortocircuitar la impedancia de los armónicos 2, 3, 4 y 5 se sigue usando las líneas TLIN2, TL10,

TL11, TL15 y TL16 diseñadas en la red de adaptación de entrada debido a que en la red de adaptación de

salida también es necesario cortocircuitar dichos armónicos. La diferencia con respecto a la red de adaptación

de entrada es que ahora las líneas TL2 y TL14 tienen un valor de longitud eléctrica E tal que se consigue el

valor de 𝑍𝐿 deseado. Para esto se han llevado a cabo diversas simulaciones de manera que encuentren los

valores de E que en conjunto proporcione 14.365+j4.160 Ohm de impedancia de salida a la frecuencia

fundamental.

En la figura 4.26 muestra el resultado que se obtiene al simular el esquema de la figura 4.27. Se puede

observar que nuestra red de adaptación de salida con líneas ideales prácticamente cortocircuita los armónicos

2,3 4 y 5, y además a la frecuencia fundamental obtenemos aproximadamente el valor de impedancia 𝑍𝐺

óptima.

Figura 4.26. Red de adaptación de salida usando líneas de transmisión ideales.

35

Frecuencia (GHz) Zin (Ohm)

3.60 14.366 + j4.161

7.20 2.500e-9 – j3.531e-15

10.80 2.500e-9 – j5.000e-4

14.40 2.500e-9 – j3.531e-15

18.00 2.500e-9 – j5.000e-4

Figura 4.27. Resultado de la simulación de parámetros S de la red de adaptación de salida.

Una vez diseñadas las redes de adaptación de entrada y salida con líneas de transmisión ideales vamos a

realizar una simulación de balance armónico que consiste en inyectar a la entrada un tono de 35 dBm de

potencia a la frecuencia de 3.6 GHz.

Figura 4.28. Esquema de balance armónico usando redes de adaptación.

La figura 4.28 muestra nuestro amplificador de potencia usando las redes de adaptación de entrada y salida. En

los bloques DA_SingleStubMatch 1 y DA_SingleStubMatch 2 se encuentran las redes de adaptación de

entrada (de la figura 4.24) y de salida (de la figura 4.26), respectivamente. El resultado de ejecutar este

esquema de balance armónico se puede observar en la figura 4.29.

36

Figura 4.29. Resultado de la simulación de balance armónico usando las redes de adaptación ideales y un tono

de 35 dBm de entrada a la frecuencia 3.6 GHz.

Se concluye, finalmente, que con las redes de adaptación de entrada y salida diseñadas anteriormente con

líneas ideales se puede alcanzar un valor de eficiencia de 65% y 6 dB de ganancia cuando a la entrada del

amplificador existe un tono de 35 dBm. El valor de eficiencia de 65% conseguido es superior al valor indicado

en la técnica de Load/Source-pull.

4.3.4.4 Redes de adaptación con líneas de transmisión Microstrip

A continuación vamos usar las mismas redes de adaptación de entrada y salida diseñadas con líneas ideales

para realizar el mismo diseño pero usando líneas de transmisión Microstrip. Con este diseño se pretende

incorporar todas las pérdidas que pueden existir en un diseño real considerando, pues, los efectos del sustrato

así como longitud y la anchura de cada línea.

El Software ADS posee una herramienta denominada “LineCalc” que proporciona el ancho W y la longitud L

de cada línea de transmisión a partir de su longitud eléctrica E, y viceversa. Para ello es necesario indicar el

tipo de substrato con el que se quiere trabajar. En nuestro caso se ha seleccionado un substrato de teflón,

disponible en el laboratorio del grupo de investigación, y que presenta las siguientes características:

- Constante dieléctrica relativa: Er=2.17

- Grosor del sustrato: H=0.508 mm

- Espesor del cobre: T=0.018 mm

- Tangente dieléctrica de pérdidas del material: TanD=0.0008

- Conductividad del cobre: Cond=5.8e7

En la figura 4.30 se muestra un ejemplo de uso de la herramienta LineCalc. De esta manera se han calculado la

longitud (L) y ancho (W) de cada línea de transmisión que componen las redes de adaptación de entrada y

salida. En la tabla 4.4 se recogen estas dimensiones físicas de cada línea.

37

Figura 4.30. Herramienta LineCalc para obtener las dimensiones físicas de las líneas de transmisión a partir de

la longitud eléctrica E.

RED DE

ADAPTACIÓN

LÍNEA LONGITUD

ELÉCTICA E (º)

ANCHURA W

(mm)

LONGITUD L

(mm)

Entrada TL14 292.4697 1.553550 49.687200

TL2 180.0002 1.553550 30.579900

TLIN2 180 1.553550 30.579900

TL10 90 1.555090 7.632190

TL11 90 1.559090 5.077720

TL15 90 1.565930 3.799410

TL16 90 1.575770 3.031710

Sada TL14 65.478 1.553550 11.124000

TL2 30.245 1.553550 5.138270

Tabla 4.4. Dimensiones W, L de cada línea de transmisión.

A continuación, en las figuras 4.31 y 4.32 se muestran, respectivamente, el esquema con las redes de

adaptación de entrada y salida usando líneas de transmisión Microstrip. Cada una de estas redes de adaptación

se usará para realizar nuevamente la simulación de balance armónico de la figura 4.28 cuyo resultado se puede

observar en la figura 4.33.

38

Figura 4.31. Red de adaptación de entrada usando líneas de transmisión Microstrip.

Figura 4.32. Red de adaptación de salida usando líneas de transmisión Microstrip.

Figura 4.33. Resultado de la simulación de balance armónico usando las redes de adaptación Microstrip y un

tono de 35 dBm de entrada a la frecuencia 3.6 GHz.

39

A la vista de los resultados de la figura 4.33 se concluye finalmente que usando las redes de adaptación con

líneas de transmisión Microstrip podremos obtener una eficiencia de 61.4% y 5.7 dB de ganancia cuando a la

entrada del amplificador se inyecta un tono de 35 dBm.

Hasta ahora hemos diseñado un amplificador de potencia clase AB de gran señal en el que se maximiza la

eficiencia. Para ello, en primer lugar, se ha estabilizado el transistor CGH40010F añadiéndole dos resistencias

de valor 1 Ohm. En segundo lugar se aplica el método Load/Source-pull con el fin de obtener unos valores de

impedancia armónica 𝑍𝐺 y 𝑍𝐿 que maximiza la eficiencia. A continuación, usando dichos valores de

impedancia a los distintos armónicos, se diseñan las redes de adaptación y, finalmente, se ha comprobado por

medio de simulaciones que se obtiene un valor de eficiencia de 61% y 5.7 dB de ganancia cuando a la entrada

del amplificador hay un tono de 35 dBm.

Para finalizar este proyecto vamos a integrar el amplificador diseñado en una arquitectura de Envelope

Tracking y veremos las ventajas que presenta dicha arquitectura con respecto a la eficiencia.

4.3.5 Integración del amplificador de Gran Señal en una arquitectura Envelope Tracking

Una vez finalizado el diseño del amplificador de gran señal en el que se maximiza la eficiencia sin

comprometer demasiado su linealidad veremos, a continuación, la ventaja que supone integrar nuestro

amplificador en una arquitectura que implementa la técnica de Envelope Tracking.

La idea fundamental de utilizar la técnica de Envelope Tracking en nuestro amplificador de gran señal consiste

en ver la gran ventaja que puede ofrecer dicha técnica, por ejemplo, en los sistemas de comunicaciones

móviles e inalámbricos.

Como bien se indicó en el apartado 2.5 de esta memoria, usar Envelope Tracking supone aumentar la

eficiencia del amplificador de potencia. En este apartado realizaremos diversas simulaciones de envolvente

utilizando nuestro amplificador de gran señal con la arquitectura de Envelope Tracking y discutiremos los

casos en los que utilizar dicha arquitectura resulta beneficioso.

En primer lugar se realizarán dos simulaciones de envolvente cuando a la entrada de nuestro amplificador de

potencia existe una señal de un único tono. En una de las simulaciones el amplificador de gran señal no tiene

integrada la técnica de Envelope Tracking, mientras que en la otra sí la implementa.

En segundo lugar se vuelven a realizar las mismas simulaciones pero, en este caso, habrá dos tonos a la

entrada del amplificador de gran señal.

Por último, veremos los resultados que obtendremos si utilizamos la señal 3GPP como señal de entrada al

amplificador de gran señal.

4.3.5.1 Simulación de envolvente con un tono a la entrada

Para realizar la simulación de envolvente con y sin la arquitectura de Envelope Tracking se usará un tono cuya

potencia es de 35 dBm y de frecuencia 3.6 GHz.

En la figura 4.34 se muestra el esquemático del amplificador de Gran Señal sin la arquitectura de Envelope

Tracking. El resultado de ejecutar la simulación de envolvente de dicho esquemático se puede observar en la

figura 4.35.

40

Figura 4.34. Esquemático del amplificador de potencia sin incluir la arquitectura de Envelope Tracking para

un tono.

Figura 4.35. Resultado de la simulación de envolvente de la figura 4.34. (a) Representación de la PAE frente a

la potencia de la señal de entrada en dBm. (b) Representación de la PÂE frente a la potencia de salida del

amplificador en dBm.

Los resultados de la figura 4.35 nos indican que, tomando el valor óptimo de potencia de la señal de entrada 38

dBm, se obtiene a su salida el mismo tono amplificado 3.8 dB y, además, el valor de la eficiencia es del

69.833%.

En la figura 4.36 se muestra la representación temporal de la forma de onda de alimentación del amplificador

diseñado. En este caso, se está alimentando al amplificador con 28 V en cada instante de tiempo.

41

Figura 4.36. Representación temporal de la forma de onda de la alimentación del amplificador cuando no se

emplea el esquema de Envelope Tracking.

Ahora vamos a añadirle el esquema de Envelope Tracking a nuestro amplificador de potencia y realizaremos

una simulación de envolvente con el mismo tono de entrada de 35 dBm de potencia.

En la figura 4.37 se muestra el esquema del amplificador de potencia incluyendo la arquitectura Envelope

Tracking. Para generar el tono en este esquema se usa una forma de onda constante (SRC9 a +2V y SRC10 a

+1V). El resultado de simular dicho esquema se puede observar en la figura 4.38.

Figura 4.37. Esquema del amplificador de potencia incluido dentro de la arquitectura de Envelope Tracking

para un tono.

42




Comparando los resultados de la figura 4.35 y 4.38 vemos que se obtienen los mismos valores de eficiencia

cuando el amplificador de potencia implementa o no la técnica de Envelope Tracking. Esto es así debido a

que, para generar la señal de un tono, se está inyectando una forma de onda constante en el bloque del

modulador de manera que la tensión de drenador Vdc no se modifica y siempre vale +28 V (ver figura 4.39).

En definitiva, el uso de una forma de onda constante (señal de un tono) provoca que la envolvente de la señal

siempre sea constante de valor +28V y, como consecuencia de ello, la arquitectura de Envelope Tracking no

aumenta la eficiencia.

Figura 4.39. Representación temporal de la forma de onda de la alimentación del amplificador cuando se

emplea el esquema de Envelope Tracking.

4.3.5.2 Simulación de envolvente con dos tonos a la entrada

A continuación vamos a utilizar dos tonos separados 5 MHz a la entrada del amplificador de potencia con y

sin la estructura de Envelope Tracking.

En la figura 4.40 se muestra el esquemático que usaremos para obtener el valor de eficiencia cuando el

amplificador no incluye la estructura de Envelope Tracking. En la figura 4.41 se puede observar el resultado

43

de la simulación de envolvente de la figura 4.40.

Figura 4.40. Esquemático del amplificador de potencia sin incluir la arquitectura de Envelope Tracking para

dos tonos.




Los resultados de la figura 4.41 nos indican que, tomando el valor óptimo de potencia de la señal de entrada 29

dBm, se obtiene a su salida los mismos tonos amplificados 8.5 dB y, además, el valor de la eficiencia es del

33.8%.


diseñado. En este caso, al no implementar la técnica ET, se vuelve a tener una señal constante de 28V en todo

instante de tiempo.

44


emplea el esquema de Envelope Tracking con un tono.

A continuación, en la figura 4.43 se muestra el esquema del amplificador de potencia incluyendo la

arquitectura Envelope Tracking. Para generar los dos tonos en este esquema se usa el fichero DAC1 que

contiene una forma de onda sinusoidal. El resultado de simular dicho esquema se puede observar en la figura

4.44.

Figura 4.43. Esquema del amplificador de potencia incluyendo la arquitectura Envelope Tracking para dos

tonos.

45




Comparando los resultados obtenidos en la figura 4.41 y 4.44, se observa que el valor de eficiencia del

amplificador sin usar la arquitectura de Envelope Tracking es menor (33.879 %) que cuando se utiliza dicha

arquitectura (46.890%). Además, utilizando la técnica de ET se obtiene una ganancia de 8.5 dB.


diseñado. En este caso, no se alimenta al amplificador con una tensión constante de 28 V sino que se alimenta

siguiendo la forma de onda de un coseno rectificado que varía entre 0V y 28V y, de esta manera, se consigue

aumentar notablemente la eficiencia de nuestro amplificador.


emplea el esquema de Envelope Tracking con dos tonos.

Por lo tanto vemos que la técnica de Envelope Tracking es bastante útil ya que aumenta un 13% la eficiencia

de nuestro amplificador de potencia cuando no implementa dicha técnica.

46

4.3.5.3 Simulación de envolvente con la señal 3GPP a la entrada del amplificador

Por último vamos a obtener el valor de la eficiencia de nuestro amplificador de potencia con y sin la

arquitectura de Envelope Tracking pero tomando como señal de entrada la señal 3GPP.

El modelo 3GPP que usaremos genera una señal de radiofrecuencia modulada digitalmente similar a los

sistemas WCDMA.

En la figura 4.46 se muestra el esquemático que usaremos para obtener el valor de eficiencia cuando el

amplificador no incluye la estructura de Envelope Tracking. En este esquema, a diferencia de los esquemas

anteriores, no aparece el bloque modulador ya que la señal 3GPP es una señal que ya está modulada y

directamente se conecta a la entrada del amplificador. En la figura 4.47 se puede observar el resultado de la

simulación de envolvente de la figura 4.46.

Figura 4.46. Esquema del amplificador de potencia sin emplear la arquitectura Envelope Tracking para una

señal de entrada 3GPP.

Los resultados de la figura 4.47 nos indican que, tomando el valor de potencia de la señal de entrada 32 dBm,

se obtiene a su salida el mismo tono amplificado 6.9 dB y, además, el valor de la eficiencia es del 44.191%.


diseñado. Nuevamente se está alimentando al amplificador de potencia con 28 V en cada instante de tiempo.


47




emplea el esquema de Envelope Tracking con una señal 3GPP.

A continuación, en la figura 4.49 se muestra el esquema del amplificador de potencia incluyendo la

arquitectura Envelope Tracking. En este caso se conecta directamente la señal modulada 3GPP a la entrada del

amplificador de potencia y a la entrada del demodulador. El resultado de simular dicho esquema se puede

observar en la figura 4.50.

Figura 4.49. Esquema del amplificador de potencia incluyendo la arquitectura Envelope Tracking para una

señal de entrada 3GPP.

48




Comparando los resultados obtenidos en la figura 4.47 y 4.50, se observa que, al tomar el valor óptimo de

potencia de la señal de entrada cuando se implementa la arquitectura Envelope Tracking (32 dBm), se obtiene

44.191% de eficiencia y 6.9 dB de ganancia en el esquema sin Envelope Tracking, y 46.981% de eficiencia y

5.5 dB de ganancia en el esquema con ET. Se observa, además, que para valores de potencia de entrada

inferiores a 32 dBm siempre se obtiene un valor de PAE superior cuando se usa Envelope Tracking que

cuando no se implementa en el amplificador de potencia diseñado. Por tanto, esto demuestra la gran ventaja

que supone incluir la estructura ET en el amplificador para lograr aumentar la eficiencia del amplificador de

potencia.


emplea el esquema de Envelope Tracking con una señal 3GPP.


diseñado. En este caso, no se alimenta al amplificador con una tensión constante de 28 V sino que se alimenta

siguiendo la forma de onda que varía entre 0V y 28V y, de esta manera, se consigue aumentar la eficiencia del

amplificador de potencia.

Por último, se concluirá este capítulo justificando la reducción de la PAE cuando a la entrada del amplificador

49

de potencia se inyecta dos tonos o una señal 3GPP. Comparando las figuras 4.44 y 4.50 con la figura 4.38 en el

punto óptimo de la curva de la PAE (a), vemos que para un tono de señal de entrada al amplificador se logra

un valor de eficiencia mucho mayor que para el caso de tener dos tonos o una señal 3GPP en la entrada del

amplificador de potencia. Esto es debido a que la PAE es proporcional a la eficiencia del drenador 𝜂𝑑 y ésta, a

su vez, está relacionada con la función densidad de probabilidad de la eficiencia del drenador, PDF,

(𝜂𝑑(𝐴). 𝑝(𝐴)) [31]. Dependiendo de la forma de onda que tenga la función densidad de probabilidad, se

obtiene un valor de PAE diferente para el caso de un tono, dos tonos y 3GPP como señales de entrada al

amplificador.

𝜂𝑑 = ∫ 𝜂𝑑(𝐴). 𝑝(𝐴). 𝑑𝐴𝐴𝑚𝑎𝑥

0 (VIII)

En las figura 4.52, 4.53 y 4.54 se muestran la función densidad de probabilidad de la tensión de alimentación

del amplificador para el caso de tener como señal de entrada un tono, dos tonos y 3GPP, respectivamente.

Figura 4.52. PDF de la forma de onda de la alimentación del amplificador cuando se emplea el esquema de

Envelope Tracking para un tono como señal de entrada.

50


Envelope Tracking para dos tonos como señal de entrada.


Envelope Tracking para una señal 3GPP como señal de entrada.

51

5 RESULTADOS DESTACADOS

Para concluir la realización de este proyecto pasaremos a resumir los resultados más destacados que se ha

obtenido durante el diseño del amplificador de potencia de clase AB.

En primer lugar se ilustrarán las gráficas más importantes a la hora de diseñar el amplificador de pequeña señal

entre ellas la curva I-V del transistor CHG40010, el esquema del amplificador con sus resistencias de

estabilización y redes de adaptación de impedancias y, por último, el resultado de la simulación de parámetros

S.

En segundo lugar, partiendo del punto de polarización y del transistor CGH40010 estabilizado, se destacarán

las gráficas más importantes a la hora de diseñar el amplificador de gran señal entre ellas los esquemas de

simulación y resultados de la técnica de Load/Source-pull, y el diseño de las redes de adaptación de

impedancias con líneas ideales y con líneas Microstrip.

Por último se realizarán las comparativas existentes en el amplificador de potencia cuando se usa y no la

arquitectura de Envelope Tracking.

5.1 Resultados del amplificador de pequeña señal

5.1.1 Punto de polarización

En la figura 5.1 se puede apreciar que el punto “m1” es el punto tal que a una intensidad de drenador-fuente de

valor 100 mA se obtiene un valor de tensión puerta-fuente Vgs igual a –2.925 V. Por lo tanto el punto de

polarización del transistor CGH40010 que elegiremos es Vds=28 V, Vgs=-2.925 V, Ids=100 mA.

5.1.2 Resistencias de estabilidad y adaptación de impedancias

En la figura 5.2 se muestra el esquema de simulación de parámetros S con resistencias de estabilización igual a

1 Ohm y redes de adaptación de entrada y salida.

5.1.3 Red de adaptación de entrada del amplificador de pequeña señal

En la figura 5.3 se muestra la red de adaptación de entrada que se debe de implementar en el amplificador de

pequeña señal.

5.1.4 Red de adaptación de salida del amplificador de pequeña señal

En la figura 5.4 se muestra la red de adaptación de salida que se debe de implementar en el amplificador de

pequeña señal.

5.1.5 Resultados del esquema del amplificador de pequeña señal

En la tabla 5.1 se muestra el resultado de la simulación de parámetros S. En dicha figura se puede observar el

valor de la máxima ganancia del amplificador de pequeña señal.

52

Figura 5.1. Curva I-V del transistor CGH40010 de Cree.

Figura 5.2. Esquema de parámetros S del amplificador de pequeña señal con sus resistencias de estabilización

y redes de adaptación de impedancia.

Figura 5.3. Red de adaptación de entrada del amplificador de pequeña señal,

53

Figura 5.4. Red de adaptación de salida del amplificador de pequeña señal.

Freq PwrGain1 MaxGain1 StabFact1

3.6 GHz 16.720 16.720 1.476

Tabla 5.1. Resultado de la simulación de parámetros S del amplificador de pequeña señal con sus resistencias

de estabilización y redes de adaptación de impedancia.

5.2 Resultados del amplificador de gran señal

5.2.1 Técnica de Load/Source-pull

Aplicando el método de Load/Source-pull se ha concluido que las impedancias óptimas buscadas son 𝑍𝐺 igual

a 49.492+j5.012 Ohm y 𝑍𝐿 igual a 14.365+j4.160 Ohm. Con estos valores de 𝑍𝐺 y 𝑍𝐿, además de

cortocircuitar los armónicos del 2 al 5 y con una señal de entrada cuya potencia es de 35 dBm, podemos

alcanzar un valor de PAE igual a 63.12%.

En la figura 5.5 se muestra el esquemático del método load-pull mientras que en la figura 5.6 se muestra el del

source-pull. En la siguiente figura, 5.7, se muestra el valor de eficiencia que se puede obtener si se utiliza

terminaciones óptimas de carga y de fuente indicadas anteriormente.

5.2.2 Redes de adaptación con líneas ideales

En la figura 5.8 se muestra la red de adaptación de impedancia de entrada con líneas de transmisión ideales

que proporciona un valor de cortocircuito en las impedancias de los armónicos 2, 3, 4 y 5, y además

proporciona 𝑍𝐺=49.492+j5.012 Ohm de impedancia de entrada de 3.6 GHz.

En la figura 5.9 se muestra la red de adaptación de impedancia de salida con líneas de transmisión ideales que

proporciona un valor de cortocircuito en las impedancias de los armónicos 2, 3, 4 y 5, y además proporciona

𝑍𝐿=14.365+j4.160 Ohm de impedancia de salida a la frecuencia fundamental.

En la figura 5.10 se muestra el esquema de la simulación de balance armónico usando las redes de adaptación

de las figuras 5.8 y 5.9. La figura 5.11 proporciona el valor de PAE que tiene nuestro amplificador cuando se

le inyecta a su entrada un tono de 35 dBm de potencia a 3.6 GHz.

Como resultado final, observando la figura 5.11, podemos concluir que con las redes de adaptación de

impedancia usando líneas de transmisión ideales el amplificador de gran señal que se ha diseñado tiene un

valor de eficiencia de 65.5%.

54

Figura 5.5. Esquema de simulación para el análisis de Load Pull cuando 𝑍𝐺=49.492+j5.012 Ohm

Figura 5.6. Esquema de simulación para el análisis de Source Pull cuando 𝑍𝐿=14.365+j4.160 Ohm

Figura 5.7. Valor de la PAE=63.12% cuando 𝑍𝐺=49.492+j5.012 Ohm y 𝑍𝐿=14.365+j4.160 Ohm

55

Figura 5.8. Red de adaptación de impedancia de entrada usando líneas de transmisión ideales para el


Figura 5.9. Red de adaptación de impedancia de salida usando líneas de transmisión ideales para el


Figura 5.10. Esquema de balance armónico del amplificador de gran señal usando las redes de adaptación de

entrada y de salida con líneas de transmisión ideales.

56

Figura 5.11. Resultado de la simulación de balance armónico del amplificador de gran señal usando las redes

de adaptación con líneas de transmisión ideales. PAE=65.519%.

5.2.3 Redes de adaptación con líneas microstrip

En la figura 5.12 se muestra la red de adaptación de impedancia de entrada con líneas de transmisión

microstrip que proporciona un valor de cortocircuito en las impedancias de los armónicos 2, 3, 4 y 5, y además

proporciona 𝑍𝐺=49.492+j5.012 Ohm de impedancia de entrada de 3.6 GHz.

En la figura 5.13 se muestra la red de adaptación de impedancia de salida con líneas de transmisión microstrip

que proporciona un valor de cortocircuito en las impedancias de los armónicos 2, 3, 4 y 5, y además

proporciona 𝑍𝐿=14.365+j4.160 Ohm de impedancia de salida a la frecuencia fundamental.

En la figura 5.10 se muestra el esquema de la simulación de balance armónico usando las redes de adaptación

de las figuras 5.12 y 5.13. La figura 5.14 proporciona el valor de PAE que tiene nuestro amplificador cuando

se le inyecta a su entrada un tono de 35 dBm de potencia a 3.6 GHz.

Como resultado final, observando la figura 5.14, podemos concluir que con las redes de adaptación de

impedancia usando líneas de transmisión microstrip el amplificador de gran señal que se ha diseñado tiene un

valor de eficiencia de 61.490%.

Figura 5.12. Red de adaptación de entrada del amplificador de gran señal usando líneas de transmisión

Microstrip.

57

Figura 5.13. Red de adaptación de salida del amplificador de gran señal usando líneas de transmisión

Microstrip.

Figura 5.14. Resultado de la simulación de balance armónico del amplificador de gran señal usando las redes

de adaptación con líneas de transmisión Microstrip. PAE=61.490%.

5.2.4 Comparativa con ET y sin ET.

En este último apartado mostraremos los distintos resultados de la simulación de envolvente cuando se añade

la arquitectura en Envelope Tracking (ET) en nuestro amplificador de gran señal y cuando no. Para ello

reflejaremos los distintos resultados obtenidos en las simulaciones de envolvente cuando a la entrada del

amplificador hay un tono de 35 dBm, dos tonos de 35 dBm separados 5 MHz y, por último, cuando se usa la

señal 3GPP.

Así, por un lado, en la figura 5.15 se muestra el valor de PAE obtenido cuando se utiliza un tono de 35 dBm de

señal y no se emplea la arquitectura ET. En la figura 5.16 se muestra el valor de PAE pero empleando la

arquitectura ET. Comparando ambas figuras se concluye que la arquitectura de Envelope Tracking no aporta

ninguna ventaja ya que el valor de eficiencia es el mismo cuando se utiliza un tono como señal de entrada al

amplificador de gran señal. Esto es debido a que la tensión de alimentación del amplificador es siempre

constante de valor 28V.

Por otro lado, empleando dos tonos de 35 dBm y separados 5 MHz entre sí, la figura 5.17 muestra el valor de

58

la PAE cuando no se emplea la arquitectura ET y la figura 5.18 muestra el valor de PAE cuando sí se emplea la

arquitectura ET. Comparando ambas figuras se puede observar la ventaja que supone integrar la arquitectura

de ET en el amplificador de gran señal ya que aporta valores de eficiencia superiores que sin emplear la

arquitectura ET.

Por último, realizaremos la misma comparativa pero usando la señal 3GPP en la entrada del amplificador de

potencia diseñado. En la figura 5.19 se muestra el resultado cuando no se usa ET y en la figura 5.20 cuando sí

se implementa ET. Efectivamente, en este nuevo ejemplo, se vuelve a comprobar la gran ventaja que ofrece la

técnica de Envelope Tracking en los sistemas de comunicaciones móviles ya que obtenemos un valor de

eficiencia del amplificador superior que cuando sin ET y, por lo tanto, supondría una reducción de costes en

dichos sistemas.

Figura 5.15. Resultado de la eficiencia cuando se usa un tono de 35 dBm a la entrada del amplificador de

potencia sin emplear la técnica de ET. Se pueden conseguir una PAE máxima de 69.833% y ganancia de 3.8

dB si el tono de entrada tiene una potencia RFpower de 38 dBm.

Figura 5.16. Resultado de la eficiencia cuando se usa un tono de 35 dBm a la entrada del amplificador de

potencia implementando la técnica de ET. Se obtienen los mismos resultados de PAE cuando no se

implementa ET.

59

Figura 5.17. Valor de la eficiencia del amplificador sin incluir la técnica de Envelope Tracking para dos tonos

de 35 dBm separados 5 MHz. Se pueden conseguir una PAE máxima de 33.879% y ganancia de 8.5 dB si los

tonos de entrada tienen una potencia RFpower de 29 dBm.

Figura 5.18. Valor de la eficiencia del amplificador de potencia cuando incluye la técnica de Envelope

Tracking para dos tonos de 35 dBm separados 5 MHz. Se pueden conseguir una PAE máxima de 46.890% y

ganancia de 8.5 dB si los tonos de entrada tienen una potencia RFpower de 29 dBm.

60

Figura 5.19. Valor de la eficiencia del amplificador de sin incluir la técnica de Envelope Tracking cuando se

usa una señal 3GPP a su entrada. Se pueden conseguir una PAE de 44.191% y ganancia de 7 dB si la señal

3GPP tiene una potencia RFpower de 32 dBm.

Figura 5.20. Valor de la eficiencia del amplificador de potencia cuando incluye la técnica de Envelope

Tracking cuando se usa una señal 3GPP a su entrada. Se pueden conseguir una PAE máxima de 46.981% y

ganancia de 5.5 dB si la señal 3GPP tiene una potencia RFpower de 32 dBm.

61

6 CONCLUSIONES DEL PROYECTO Y LÍNEAS

FUTURAS DE INVESTIGACIÓN

6.1. Conclusiones del proyecto

La motivación principal que me ha permitido diseñar un amplificador de potencia de clase AB a partir del

transistor de última generación HEMT de GaN ha sido poder demostrar que la implementación de la técnica

de Envelope Tracking en los amplificadores de potencia tiene como gran ventaja poder reducir el consumo de

potencia en los sistemas de comunicaciones móviles e inalámbricos como por ejemplo en las estaciones bases

inalámbricas que requieren amplificar la señal.

A menudo la condición de alta linealidad en los amplificadores de potencia en las aplicaciones de

infraestructura inalámbrica requiere pagar un costo en cuanto a baja eficiencia. La alta linealidad es

indispensable para asegurar que el transistor no interfiere con otros canales de comunicación mientras que la

baja eficiencia implica aumentar el consumo de potencia del mismo. Sin embargo es posible incrementar la

eficiencia sin perjudicar demasiado la linealidad del amplificador de potencia mediante la implementación de

la técnica de Envelope Tracking.

Para poder justificar el beneficio que aporta implementar la técnica de Envelope Tracking en cuanto a la

reducción de costes en los sistemas de comunicaciones móviles e inalámbricos ha sido necesario diseñar, en

primer lugar, un amplificador de potencia de gran señal para, posteriormente, poder incluir la arquitectura de

Envelope Tracking en el mismo. Para ello se ha utilizado el transistor comercial CGH40010F del fabricante

Cree y la herramienta de simulación Advanced Design System (ADS)

Con respecto a la herramienta de simulación ADS quiero destacar que ha sido de gran ayuda para el desarrollo

de este proyecto. Su manejo es muy intuitivo y el entorno de trabajo es agradable. Además dispone tanto de

ayuda online como de manuales, guías de diseño y plantillas que son muy útiles para facilitar y simplificar el

trabajo, reduciendo considerablemente el tiempo de desarrollo y diseño.

El amplificador de potencia de clase AB ha sido diseñado a partir del transistor CGH40010F. Al tratarse de un

transistor de electrones de alta movilidad (HEMT) de nitrito de galio (GaN), nos ofrece una alta eficiencia, alta

ganancia y alta capacidad de ancho de banda permitiendo que podamos utilizar dicho dispositivo en las

aplicaciones inalámbricas.

Según el fabricante, con el CGH40010F es posible diseñar un amplificador de potencia que ofrezca un nivel de

eficiencia de 65%. Conseguir estos niveles de eficiencia (o por lo menos aproximarnos) ha sido el objetivo a la

hora de diseñar el amplificador de gran señal y, para ello, ha sido necesario aplicar la técnica de Load/Source-

pull que proporciona el programa de simulación ADS con el fin de obtener las terminaciones óptimas a la

entrada y a la salida del transistor para poder diseñar las redes de adaptación de impedancias. Estas redes de

adaptación de impedancias se han diseñado utilizando tanto líneas de transmisión ideales como Microstrip.

Como resultado final, el amplificador de gran señal que se ha construido tiene un nivel de eficiencia cercano al

65% y posee aproximadamente 6 dB de ganancia cuando a su entrada hay un tono de 35dBm de potencia. Por

lo tanto se concluye que el amplificador de gran señal que he diseñado cumple con el nivel de eficiencia que se

puede alcanzar utilizando el transistor CGH40010F.

Sin embargo, nuestro objetivo principal no es diseñar un amplificador de potencia que ofrezca alta eficiencia

sin disminuir su linealidad. Recordemos que el interés principal de este proyecto es incluir en dicho

amplificador una arquitectura que implemente la técnica de Envelope Tracking para ver sus beneficios.

A partir de nuestro amplificador de potencia que opera en régimen de gran señal se han realizados

simulaciones para distintas señales (entre ellas la señal 3GPP de comunicaciones móviles) a la entrada

incluyendo la arquitectura de Envelope Tracking y se ha demostrado que la eficiencia del amplificador

aumenta sin disminuir drásticamente su linealidad.

62

Por lo tanto se concluye que utilizando las técnicas de Envelope Tracking en el diseño de los amplificadores de

potencia basados en nitrito de galio es posible mejorar el rendimiento global del amplificador y, por

consiguiente, disminuir el coste que supone implementar sistemas de comunicaciones móviles e inalámbricos.

De esta manera se cumple con el objetivo principal del presente proyecto.

6.2 Líneas futuras de investigación

La primera vía de ampliación de la investigación realizada en este proyecto consistirá en la implementación

física del amplificador de gran señal con y sin la arquitectura de Envelope Tracking en el Laboratorio de

Radiocomunicación de la Universidad de Sevilla. Para ello, previamente será necesario realizar un estudio de

cuál sería el “layout” óptimo de los circuitos a implementar. Esta labor puede realizarse, nuevamente,

utilizando la herramienta de ADS ya que permite la creación de layouts a partir de las plantillas de diseño de

nuestro amplificador de gran señal.

Una vez obtenido, por un lado, el layout del amplificador de gran señal incluyendo la arquitectura de Envelope

Tracking y, por otro, el layout del amplificador sin incluirla, se pasará a fabricar las placas impresas de ambos

circuitos para poder estudiar su respuesta de funcionamiento. Los resultados que se obtendrían en el

laboratorio sería interesante compararlos con los calculados teóricamente con el software de simulación ADS.

Para ello será necesario disponer del equipamiento adecuado para realizar las medidas correspondientes en la

frecuencia de trabajo del amplificador.

63

7 BIBLIOGRAFÍA

[1] Garry D. Gordon and Walter L. Morgan, “Principles of Communications Satellites”, Wiley, New York,

1993.

[2] Rappaport Theodore S. “Wireless Communications: Principles and Practice”, Prentice Hall PTR, first

edition, U.S.A. 1996, pp 116-119

[3] Peter Asbeck, “Linear Power Amplifier”, Press IEEE, U.S.A. UCSD 1999.

[4] P.B. Kenington, “High - Linearity RF Amplifier Design”, Artech-House, Norwood, England, 2000.

[5] S.C. Cripps, “Advanced Techniques in RF Power Amplifier Design”, Artech-House, Norwood, England,

2000.

[6]R.L. Boylestad, L.Nashelsky, “Electrónica: Teoría de circuitos”; Prentice Hall-Pearson Educación, 6ª

edición 1997.

[7] Norbert R. Malik. “Circuitos Electrónicos: Análisis, simulación y diseño”; Prentice Hall, Madrid, 1998.

[8] P. Saad, “Design a Highly Linear Power Amplifier Base don HBT”; Departament of Technology,

University Gavle, June 2006.

[9] C. Nader, “Design of a power amplifier based on si-LDMOS for WiMAX at 3.5 GHZ”; Departmen of

Technology, University of Gavle, June 2006.

[10] J. J. Murillo Fuentes, “Fundamentos de Radiación y Radiocomunicación”; Departamento de Teoría de la

Señal y Comunicaciones, Escuela Técnica Superior de Ingenieros, Universidad de Sevilla, 2007.

[11] L.R.Kahn, “Single-sideband Transmision by Envelope Elimination and Restoration”, IEEE Proc. of the

IRE, Vol. 40, No 7, July 1952.

[12] A. Gimeno, “Linearization of High Efficiency Amplifiers by Means of Envelope Elimination and

Restoration (EER)”, Ph. D. Thesis, Radio Engineering Group (GIRA), UPM, Madrid, Spain, 2009.

[13] L. R. Kahn, “Single-.sideband Transmission by Envelope Elimination and Restoration”, IEEE Proc. of

the IRE, Vol 40, No. 7, July 1952

[14] R. J. TREW. “SiC and GaN transistors – is there one Winner for Microwave Power Applications?”,

IEEE, 2002.

[15] Umesh K.Mishra, Primit Parikh y Fi-Feng Wu. “AlGaN/GaN HEMTs-An Overview Of Device

Operation And Application”, IEEE, 2002.

[16] M. A. Khan, J. N. Kuzian, A.R. Briattaria and D. T. Olson, “Metal semiconductor field effect transistor

based on single crystal GaN” Applied Physic Letters, vol 62, no. 15, pp. 1786-1787, Apr. 1993.

[17] T.Mimura, “The early history of the high electron mobility transistor (HEMT)” IEEE Trans. Microwave

Theory and Techniques, vol. 50, no. 3, pp. 780-782, Mar. 2002.

[18] R. Dingle, H. L. Stormer, A. C. gossard and W. Wiegmann, “Electron mobilities in modularion-doped

semiconductor heterojunction superlattices” Applied Physics Letters, vol. 33, no. 7, pp. 665-667, Oct. 1978.

[19] H. L.Stormer, R. Dingle, A. C. Gossard, W. Wiegmann and M. D. Sturge, “Two dimensional electron gas

at a semiconductor-semiconductor interface” Solid State Communications, vol. 29, no. 10, pp. 705-709, Mar.

1979.

[20] D. Delagebeaudeuf, P. Delescluse, P. Etienne, M. Laviron, J. Chaplart and N. T. Lin, “Two-dimensional

electron gas MESFET structure” Electronics Letters. vol. 26, no. 17, pp. 667-668, Aug. 1980.

64

[21] F. Ali and A. Gupta, “HEMTs and HBTs: Devices, fabrication, and circuits” 1991, Artech House, Inc.

[22] S. M. Sze, “Semiconductor devices physics and technology” 2nd

Edition 2002, John Wiley and Sons, Inc.

[23] P.M. Asbeck, E.T. Yu, S.S. Lau, G.J. Sullivan, J. Van Hove and J. Redwing, “Piezoelectric charge

densities in AIGaN/GaN HFETs” Electronics Letters, vol. 33, no. 14, pp. 1230-1231, Jul. 1997.

[24] L. Hsu and W. Walukiewicz, “Effects of piezoelectric field on defect formation, charge transder, and

electron transport at GaN/AlGaN interfaces” Applied Physics Letters, vol. 73, no. 3, pp. 339-341, Jul. 1998.

[25] O. Ambacher, J. Smart, J. R. Shealy, N. G. Weimann, K. Chu, M. Murphy, W. J. Schaff, L. F. Eastman,

R. Dimitrov, L. Wittmer, M. Stutzmann, W. Rieger and J. Hilsenbeck, “Two-dimensional electron gases

induced by spontaneous and piezoelectric polarization charges in N- and Ga- face AlGaN/GaN

heterostructures” Journal og Applied Physics, vol. 85, no. 6, pp. 3222, Mar. 1999.

[26] Advanced Design System 2008, Documentation

http://cp.literature.agilent.com/litweb/pdf/ads2008/ads2008.html

[27] Data sheet transistor CGH40010 de Cree

[28] Paolo Colantonio, Franco Giannini y Ernesto Limiti, “High Efficiency RF and Microwave Solid State

Power Amplifiers”, Wiley, 2009, pagina 55.

[29] Steve C. Cripps, “RF Power Amplifiers for Wireless Communications”, 2nd

Edition, pp 43-46.

[30] Paolo Colantonio, Franco Giannini y Ernesto Limiti, “High Efficiency RF and Microwave Solid State

Power Amplifiers”, Wiley, 2009, pagina 159.

[31] Patrick Reynaert y Michiel Steyaert, “RF Power Amplifiers for Mobile Communications”, Springer,

Netherlands, 2006, pp 22-24.

http://cp.literature.agilent.com/litweb/pdf/ads2008/ads2008.html

Estudio por simulación de la técnica “Envelope...

Documents

Transcript of Estudio por simulación de la técnica “Envelope...