Sistemas Digitales*MAQUINAS DE ESTADOS FINITOS

Sistemas Digitales

Sistemas Digitales*Es un nombre genrico dado a los circuitos secuenciales por reloj, tal maquina de estados cambia de estado solamente cuando ocurre un flanco de disparo o un pulso en la seal de reloj.

El circuito secuencial cuyas salidas dependen tanto del estado actual como de la entrada, se le conoce como mquina de Mealy.

El circuito secuencial cuyas salidas dependen slo del estado actual, se le conoce como mquina de Moore.

Sistemas Digitales

Maquina Tipo Moore: Las salidas solo dependen del estado interno y de cualquier entrada sincronizada con el circuito, como se observa en la figura, donde las salidas del sistema son nicamente sincrnicas. Un ejemplo de este tipo de mquinas de estado son los contadores.

Sistemas Digitales*Estado Siguiente = F(Estado Actual, Entrada) Salida = G(Estado Actual)0 1 SalidasW

X

Y Y X

X Y

X W0

1

0W/0X/1Y/0101001

Sistemas Digitales

Maquina Tipo Mealy: En esta mquina de estados las salidas se encuentran determinadas por el estado interno del sistema y por las entradas no sincronizadas con el circuito. El diagrama de bloques representativo de esta mquina se muestra en la figura, donde se observa que las salidas del sistema son tanto sincrnicas como asincrnicas.

Sistemas Digitales*Estado Siguiente = F(Estado Actual, Entrada) Salida = G(Estado Actual, Entrada)0 1A

B

CB/1 C/0

B/0 A/1

A/0 C/0ACB1/10/11/00/00/01/0

Sistemas Digitales

I. Procedimiento de Sntesis.1. Deducir una tabla de estados a partir de una descripcin verbal del problema.2. Utilizar las tcnicas de reduccin de estados para determinar la tabla de estados de un circuito equivalente con un mnimo de estados.3. Elegir una asignacin de estados y generar las tablas de transicin de estados y salidas.4. Determinar el dispositivo de memoria o Flip Flop a utilizar, as como las tablas de excitacin del Flip flop.5. Utilizar las tablas de excitacin para obtener las ecuaciones lgicas de conmutacin. Adems formar los mapas de salida y determinar las ecuaciones lgicas de salida.

6. Trazar el diagrama lgico del circuito secuencial mediante las ecuaciones lgicas y los dispositivos de memoria elegidos.

Criterios de Reduccin de Estados: 1. Se buscan estados presentes que vayan al mismo estado siguiente y tengan la misma salida.2. Al hallarse dos estados equivalentes se elimina uno y se reemplaza por su equivalente en las columnas de estado siguiente. 3. La reduccin de estados por lo general no reduce el numero de Flip Flops y por ende el nmero de compuertas.

Asignacin de Estados.El criterio ms comn es que la asignacin que se escoja debe producir un circuito combinacional simple para las entradas de los F/F, sin embargo, no hay procedimientos de asignacin de estados que garanticen un circuito combinacional de mnimo costo.

Realizar la sntesis

II. Procedimiento de Anlisis.1. Determinar las ecuaciones de excitacin para las entradas de control de los F/F.2. Sustituir las ecuaciones de excitacin en las ecuaciones caractersticas de los F/F para obtener las ecuaciones de transicin.3. Usar las ecuaciones de transicin para construir una tabla de transiciones.4. Determinar las ecuaciones de salida.5. Agregar los valores de salida a la tabla de transiciones para cada estado (Moore) o combinacin de Estado / Entrada (Mealy) para crear una tabla de transicin / salida.6. Asignar nombres a los estados y sustituir los nombres de estado por las combinaciones de variables de estado en la tabla de transicin/salida, para obtener una tabla de estado/salida.

7. (Opcional) Dibujar el diagrama de estados correspondiente a la tabla de estado/salida.

Reconocedores de Secuencia: Los reconocedores de secuencias son circuitos secuenciales sncronos que producen una respuesta dada en sus salidas al detectar secuencias de valores de entrada especficas. Suponemos que cada conjunto de valores de una secuencia de entrada llega antes de una transicin activa del reloj, de modo que los valores sucesivos de una secuencia llegan durante perodos consecutivos del reloj.Ejemplo: Disear un circuito secuencial sncrono con una lnea de entrada y una de salida que reconozca la cadena de entrada x = 1111. Debe reconocer tambin las secuencias trasladadas. S:

Si x = 1101111111010 z = 0000001111000Si x = 1 El circuito cambia con excepcin de la 4ta. Vez y posteriores Si x = 0 El circuito se restablece, regresando al estado A.

Elegimos:A = 00B = 01C = 10D = 11

A

B

C

D

0/0

0/0

0/0

0/0

1/0

1/0

1/0

1/1

EST PRES

ENT

EST. SIG

SAL

Q1

Q0

X

Q1

Q0

Z

T1

T0

0

0

0

0

0

0

0

0

0

0

1

0

1

0

0

1

0

1

0

0

0

0

0

1

0

1

1

1

0

0

1

1

1

0

0

0

0

0

1

0

1

0

1

1

1

0

0

1

1

1

0

0

0

0

1

1

1

1

1

1

1

1

0

0

1

To

Q

Q

T1

Q

Q

X

CK

Z