7/27/2019 Modulo Fpga Labview

1/4

Los Cinco Beneficios Principales de la Tecnologa FPGA

1. Rendimiento

2. Tiempo en Llegar al Mercado

3. Precio

4. Fiabilidad

5. Mantenimiento a Largo Plazo1. Rendimiento Aprovechando del paralelismo del hardware, los FPGAs exceden la potencia de cmputo

de los procesadores digitales de seales (DSPs) rompiendo el paradigma de ejecucin secuencial ylogrando ms en cada ciclo de reloj. BDTI, una destacada firma analista que realiza evaluaciones dereferencia, lanz evaluaciones mostrando cmo los FPGAs pueden entregar significativamente mspotencia de procesamiento por dlar que una solucin de DSP, en algunas aplicaciones

2. El controlar

entradas y salidas (E/S) a nivel de hardware ofrece tiempos de respuesta ms veloces y funcionalidadespecializada que coincide con los requerimientos de una aplicacin.

2. Tiempo en llegar al mercado La tecnologa FPGA ofrece flexibilidad y capacidades de rpido

desarrollo de prototipos para enfrentar los retos de que un producto se libere tarde al mercado. Ustedpuede probar una idea o un concepto y verificarlo en hardware sin tener que pasar por el largo procesode fabricacin por el que pasa un diseo personalizado de ASIC

3. Posteriormente podr implementar

cambios y realizar iteraciones de un diseo FPGA en cuestin de horas en vez de semanas. Tambinexiste hardware comercial listo para usarse (COTS) con diferentes tipos de E/S ya conectados a un chip

FPGA programable por el usuario. El aumento en disponibilidad de herramientas de software de alto niveldisminuye la curva de aprendizaje con niveles de abstraccin. Estas herramientas frecuentementeincluyen importantes ncleos IP (funciones pre-construidas) para control avanzado y procesamiento deseales.

3. Precio El precio de la ingeniera no recurrente de un diseo personalizado ASIC excedeconsiderablemente al de las soluciones de hardware basadas en FPGA. La fuerte inversin inicial de los

ASICs es fcilmente justificable para los fabricantes de equipos originales que embarcan miles de chipspor ao, pero muchos usuarios finales necesitan la funcionalidad de un hardware personalizado paradecenas o cientos de sistemas en desarrollo. La misma naturaleza programable del silicio implica que nohay precio de fabricacin o largo plazos de ejecucin de ensamblado. Los requerimientos de un sistemavan cambiando con el tiempo, y el precio de cambiar incrementalmente los diseos FPGA esinsignificante al compararlo con el precio de implementar cambios en un ASIC antes de su lanzamiento.

4. Fiabilidad Mientras que las herramientas de software ofrecen un entorno de programacin, los circuitosde un FPGA son una implementacin segura de la ejecucin de un programa. Los sistemas basados en

procesadores frecuentemente implican varios niveles de abstraccin para auxiliar a programar las tareasy compartir los recursos entre procesos mltiples. El software a nivel driverse encarga de administrar losrecursos de hardware y el sistema operativo administra la memoria y el ancho de banda del procesador.El ncleo de un procesador slo puede ejecutar una instruccin a la vez, y los sistemas basados enprocesadores estn siempre en riesgo de que sus tareas se obstruyan entre s. Los FPGAs, que nonecesitan sistemas operativos, minimizan los retos de fiabilidad con ejecucin paralela y hardware precisodedicado a cada tarea.

5. Mantenimiento a largo plazo Como se mencion anteriormente, los chips FPGA son actualizables en

campo y no requieren el tiempo y el precio que implica redisear un ASIC. Los protocolos decomunicacin digital por ejemplo, tienen especificaciones que podran cambiar con el tiempo, y lasinterfaces basadas en ASICs podran causar retos de mantenimiento y habilidad de actualizacin. Loschips FPGA, al ser reconfigurables, son capaces de mantenerse al tanto con modificaciones a futuro quepudieran ser necesarias. Mientras el producto o sistema se va desarrollando, usted puede implementarlemejoras funcionales sin la necesidad de invertir tiempo rediseando el hardware o modificando el diseo

de la tarjeta.

7/27/2019 Modulo Fpga Labview

2/4

visin de conjunto

National Instruments LabVIEW y el Mdulo LabVIEW FPGA proporcionan desarrollo grfico para

Matrices de compuertas programables en campo (FPGA) fichas en hardware NI Reconfigurable I /

O. Con el Mdulo LabVIEW FPGA, a desarrollar VIs FPGA en un equipo host que ejecuta Windows,

LabVIEW compila y ejecuta el cdigo en el hardware. Crear embebido FPGA VIs que combinan elacceso directo a E / S con el usuario define la lgica de LabVIEW para definir hardware

personalizado para la creacin rpida de prototipos, simulacin de dispositivos, protocolos de

comunicacin personalizados y regulacin.

Desarrollo Grfico

El Mdulo LabVIEW FPGA extiende

el desarrollo LabVIEW

entorno para compilar y cargar

VIs de hardware NI Reconfigurable I / O.

Cuando dirigidos al dispositivo FPGA,

LabVIEW muestra una medida

paleta que incluye las operaciones que

puede ser implementado en hardware. la

FPGA hardware paleta incluye

funciones tales como los bucles, los bucles while,

declaraciones de casos, las estructuras de secuencia,

funciones aritmticas, de comparacin y

operadores booleanos, de matriz y de racimo

herramientas, manipulacin de datos, sucesos,

analgico y digital I / O, y el tiempo. la

nodos de entrada / salida analgicas y digitales

7/27/2019 Modulo Fpga Labview

3/4

seales de acceso directamente desde la

conectores del Reconfigurable I / O

de hardware. Las funciones de temporizacin toman

ventaja de que el reloj de a bordo,

logro de resolucin de tiempo de 25

nanosegundos para el PXI-7831R

Use una combinacin de funciones de LabVIEW para definir la lgica e integrar la inteligencia en su

I / O. La Figura 1 es un ejemplo de una aplicacin de gatillo personalizada desarrollada en LabVIEW

y descargado a un dispositivo PXI-7831R E / S Reconfigurable. Los superiores mientras que las

muestras de bucle una seal de entrada analgica a una tasa especificada por un reloj externo. Si

el valor de la seal excede el valor de umbral, la VI calcula un nuevo valor de umbral y utiliza una

ocurrencia para comenzar la ejecucin del bucle while inferior. El bucle while menor escribe un

patrn de bits predefinida a una de las lneas digitales en el tablero y luego espera a que el

siguiente disparo. Al definir la lgica de LabVIEW y descargar el cdigo al bordo FPGA, el PXI-7831R

funciona como una tarjeta de activacin personalizado. Esta junta tambin se puede combinar con

mdulos PXI adicionales para desencadenar adquisiciones complementarias y de sealGeneraciones

Ejecucin paralela

El paralelismo inherente de LabVIEW se realiza en hardware como verdadera ejecucin

simultnea. El cdigo compilado se implementa en el hardware mediante la configuracin de

celdas lgicas en la FPGA. Tu VI incrustado no necesita acceso a un procesador para ejecutar.

Secciones independientes de cdigo, como paralelo bucles while, se implementan en las secciones

independientes de la FPGA. Despus de configurar el chip, los datos se registr a travs del

dispositivo a la velocidad especificada por el reloj de a bordo, la ejecucin de reas independientes

del chip de forma simultnea. En la Figura 1, el paralelismo de LabVIEW FPGA y reconfigurable de

E / S permite a los bucles analgicos y digitales para ejecutar al mismo tiempo sin competir por el

tiempo de ejecucin del procesador anfitrin.

Herramientas de depuracin

Dependiendo de la complejidad de su cdigo y de las especificaciones de su sistema de desarrollo,

el tiempo de compilacin para un VI de FPGA puede variar desde unos minutos hasta varias horas.

Por lo tanto, el Mdulo LabVIEW FPGA incluye un emulador de dispositivos, por lo que se puede

verificar la lgica de su diseo antes de iniciar el proceso de compilacin. Aunque dirigido alemulador FPGA, LabVIEW accede a E / S reales del dispositivo como la lgica VI se ejecuta en la

mquina Windows. En este modo, puede utilizar las mismas herramientas de depuracin

disponibles en LabVIEW para Windows, tales como la ejecucin resaltada, sondas, y los puntos de

interrupcin.

7/27/2019 Modulo Fpga Labview

4/4

Interfaz de usuario

El embebido FPGA VI puede ejecutar autnoma o combinarse con LabVIEW Real-Time y LabVIEW

para Windows para integrar clculos de punto flotante, redes, presentar I / O, y las operaciones de

la interfaz de usuario. LabVIEW Real-Time proporciona un sistema de ejecucin determinista de las

funciones llevadas a cabo fuera de la FPGA, como la aritmtica de punto flotante incluyendo FFT,clculos PID y los algoritmos de control personalizados. Los datos pertinentes se pueden

almacenar en un sistema de informacin en tiempo real LabVIEW o transferidos al LabVIEW para

Windows para el anlisis fuera de lnea, los datos remotos de registro o visualizacin de la interfaz

de usuario.

Cada control y el indicador de la embebido VI se implementa como un registro en la FPGA. Desde

el LabVIEW Real-Time o LabVIEW para aplicaciones Windows, puede acceder a los datos de estos

controles e indicadores que utilizan programacin similar a VI Server. En su programa de control,

se crea una referencia a su VI embebido, interactuar con los datos de los controles e indicadores, y

luego cierra la sesin.