TEMA 7: CONVERSION A/D D/A Electrónica General y...

TEMA 7: CONVERSION A/D D/A Electrónica General y Aplicada--------------------------------------------------------------

1

TRANSFORMACIÓN DE SEÑALES ANALÓGICAS Y DIGITALES.

En la implementación de sistemas de medición y control seincluyen “conversiones” de señales analógicas a forma digital(binaria) y la “conversión” de señales digitales a la formaanalógica. Conversión A/D t conversión D/A

-FIG 7.1-

Usualmente se requiere el procesamiento de las señalesproveniente de transducturos. Puede incluir operacioesalgebraicas sobre estas y entre ellas, para obtener: resultados,parámetros de control, eliminan ruidos (filtrado), etc.Todo esto puede realizarse por medios analógicos (Amp. OP).Una alternativa de peso es convertir las señales analógicas adigitales y utilizar circuitos integrados (IC), económicos yprecisos, para realizar el “Procesamiento” digital de la señal alas señales (D.S.P) Ej: Filtrado digital en lugar de filtradoanalógico , para eliminar interferencias de ruido.. Unaaplicación trascendente es la transmición de información comosucesión de pulsos binarios.Pero finalmente, en muchos casos es necesario presentar losresultados en forma analógica (cierre/apertura continuo de unaválula, salida audible de una transmisión o almacenamientodigital).


2

Muestreo y Retención (samble and hold).

-FIG 7.2-

El muestreo de una señal analógica y su retención,conseptualmente, se realiza con un interruptor y capacitor.Durante los intervalos de Retención, se ignoran los detalles dela señal analógica.

MUESTREO

. En escencia, muetrear una señal V(t) es obtener una serie de muestras en instantes determinados (periodo de muestreo o frecuencia de muestreo, Fm). A partir de las muestras de una señal se puede reconstruila nuevamente, esto es, recuperar la señal original.. Para el análisis de este problema, las seNales se representan en el dominio de la frecuencia V(w), aplicando Serie de Fourier ( funciones periodicas) o Transformadas de Fourier (funciones no-periódicas).

4V 1 1 V(t) = ( sen Wot + sen 3Wot + sen 5Wot +...) π 3 5


3

Wo = 2π/T (frecuenia fundamental)

-FIG 7.3-

. El TEOREMA DEL MUESTREO (Nyquist-Shannon) establee que la frecuencia de muestreo debe ser igual o mayor a dos veces el ancho de banda de la señal a muestrear. Esto evita superponer muestras. fm ≥ 2W

. El muestreo se realiza por medio de un iterruptor, querepresenta un tren de pulsos de corta duración.


4

-FIG 7.4-

. Los transistores MOS de Canal N, están conectados a niveles deentrada siempre opuestos (Q,Q).. Si Q=0, el T1=Corte, pero el Tz=saturado y salida es nivelbajo (Interruptor cerrado)

. El circuito S/H se “clista” o “separa” de la entrada y salidamediante BUFFER. La salida es igual a la entrada en fase, con alta impedenciade entrada.

. Las muestras de amplitud obtenidas de la señal analógicaoriginal debe representarse mediante números binarios.


5

. Los valores digitales no se corresponden con los infinitosvalores analógicos, sino que representará una media de lamuestra, expresada por unmúmero finito de Bit′ s; se trata deuna aproximación. Según la cantidad de bit=n, serán losintervalos de muestra posible.

N= 2n -1(Si n=4, se tienen 15 niveles de cuantificación)

. Si la máxima excursión de la señal analógica es de 10V y se convierte a una salida binaria de 4 bit, se define RESOLUCION:10V/15= 2/3V. Donde 2/3V--> 0001 y 10V-->1111 para 6V----> 1001 [r= V/(2n-1)]. Como 2/3V=0.666..V. entonces 6.2 tambien se representa: 1001 y hay un error de cuantificación (se reduce aumentando el nº de bits.)

CONVERSION D/A (DAC)

La salida(corriente o tensión) es proporcional a una entradadigital.En general D= bn-1 2n-1+bn-2 2n-2+.....+ b1 21+b0 20

D= 2n(bn-1 2-1+bn-2 2-2+....+ b1 21-n+b0 2-n)

La salida analógica Vo=KD=K 2n(bn-1 2-1+...+b0 2-n)

bn-1 bn-2 b0 Vo=VR (---- + ----- + ....+ ----- ) 21 22 2n Para n=5: K 25 Vo = (16b4+8b3+4b2+2b1+b0) 32 VR Vo = (16b4+8b3+4b2+2b1+b0) 32 Ej: Si VR=32V b0=1; b1=b2=b3=b4=0; por lo que V0=1V b1=1; b0=b2=b3=b4=0; por lo que V0=2V


6

b0=b1=1; b2=b3=b4=0; por lo que V0=3V

V0 es una tensión analógica proporcional a la entrada digital.

-FIG 7.5-

.Con llave en 1---> Tierra

.Con llave en 2---> Tierra virtual

.Las corrientes fluyen a tierra o tierra virtual

.Las corrientes hacia io se suman y fluyen por Rf Vref Vref Vref io = bn-1 + + ..... + b0 R 2R 2n-1 R 2Vref io= D R 2 Vref bn-1 bn-2 b0 io = ( + ....+ ) R 21 22 2n

por lo tanto, V0 = -io Rf = Vref.D

Donde: bn-1: Bit mas significativo MSB(Most Significant Bit) b0 : Bit menos significativo LSB(Least Significant Bit)


7

La presición de este DAC (Digital Analog Conver) depende de latensión de referencia, Vref y la presición de los resistoresponderados R, 2R,..., 2n-1.R . Los valores de R son disparesLa conmutación de llaves de pos. 1 <---> 2 se realiza con llavesanalógicas.

-FIG 7.6-

.Con lógica negativa (1-->-VR), un "uno" en la línea Bit, pone al SR con Q=1,y su correspondiente negado en 0, luego el T1 conduce, conectando R1 a la tensión de Ref -VR; el T2 permanece cortado.

CONVERSOR ESCALERA

Solo 2 valores de resistenecia


8

-FIG 7.7-

Aplicamos THEVENIN

-FIG 7.8-


9

.Como el circuito es lineal, se puede aplicar el teorema de superposición :

e = (VR/2 + VR/4 + VR/8 + VR/16 + VR/32)

b4 b3 b2 b1 b0 e = VR(--- + --- + --- + --- + --- ) 21 22 23 24 25

Responde a una expresión binaria natural

Rf b4 b3 b2 b1 b0 V0 = - ---- VR (--- + --- + --- + --- + --- ) R 21 22 23 24 25

CONVERSION A/D (ADC)

La salida digital es proporcional a una señal analógica(corriente o tensión)

+-a) carga y descarga de capacitorMétodos de Conversión ¦ +-b) Comparación de tensión


10

-FIG 7.9-

.La tensión de entrada, entra a un integrador (rampa)

.Un comparador se dispara con la igualdad entre la referencia(X) y la rampa de integración..El monoestable genera un pulso de salida por cada flanco negativo a la entrada, además descarga C.

La frecuencia de repetición de los pulsos de salida esdirectamente proporcional a la amplitud de la tensión deentrada.


11

-FIG 7.10-

.Un pulso de clear pone a cero el contador, que cuenta lospulsos de reloj, mientras la entrada está habilitada por lapuerta "y". La salida del contador entra al D/A y cuya salidacrece con el tiempo, mientras Vs>Vd.Cuando Vs ≈ Vd en el contador puede leerse el dato digital..Si la información digital se almacena en el contador serequieren (2n-1) pulsos de reloj para pasar de "cero" al máximo,necesitando un tiempo. Llamando (Fr) a la frecuencia del reloj:

Fr Pulso/seg Palabra Velocidad de Conversión= Rc= ---- = -------------- = -------- (2n-1) Pulso/palabra seg

Ej: Si Fr= 1MHz ; Palabra de 10 bit

106 106 Palabras Rc = ----- = ----- ≈ 1000 ---------- 210-1 1023 seg

.Puede definirse a Rc, como la máxima frecuencia con que pueden obtenerse resultados.

.La resolución es el valor del bit menos significativo (LSB)

.El tiempo de conversión será:Tc=1/Rc (Ej. Tc= 1/1000 =1mseg)

OTROS PARAMETROS

.Rango de Tensión de entrada (Vi) Se refiere a la máxima excursión (+) o (-)

.Impedancia de entrada (Zi) Debe ser alta, selogra con Amp. Operacinales.Rango de temperatura

.Potencia de consumo


12

.Rechazo de modo normal Se refiere al rechazo de señales sobre-puestas o montadas sobre la señal a medir (inducción electromagnética, ripple fuente,etc).Se incluye filtro pasa-bajo o integrador.

Sobre la base de un integrador simple se construye el conversorde doble rampa.

-FIG 7.11-

.Inicialmente la S1 conecta a la señal analógica. Se integradurante un tiempo FIJO T1, determinado por un controlador..El valor de salida del integrador depende directamente de laseñal Vi de entrada.. Terminada la integracion se conmuta S1 de 1--->2, integrandola Vref, de signo opuesto. El tiempo T2, que tarda en llegaraCERO es directamente proporcional a Vi, cuando se detecta elcruce por cero, se detiene el proceso y el Contador presenta unnro. binario, directamente proporcional a Vi..Si el contador registra N bits durante T1 y fr es la frecuenciadel reloj: N=frT1, análogamente: Nx=frT2


13

-FIG 7.12-

1 ⌠t1 ViT1.Durante T1: V1=---- ⌡0 Vi dt = ------ RC RC ViT1= Vref.T2 Vi= (T2/T1) Vref Vref T2 .Durante T2: V1=--------- RC Reemplazando por T1=N/fr +--------+ T2=Nx/fr ¦ Vi=K Nx¦ ===> K= Vref/N +--------+

Para señales de mas de 400 Hz, se emplea un conversort seriellamado de Aproximaciones Sucesivas, peermitiendo un buencompromiso entre gran resolucion con velocidad aceptable.Se basa en pruebas sucesivas de la señal analógica con valoresbinarios que pueden estar por arriba o por debajo, empezando conel bit de mayor peso (MSB).Por ejemplo si se opera con 4 bits(0-15 decimal); inicialmentese compara la señal analógica (Vi) con el binario 1000 ( al quele corresponde un cierto valor analógico (Vc). Si resulta Vi>Vc,se aumenta un bit del siguiente peso, es decir: 1100 , pero siVi<Vc, se elimina el de mayor peso y se agrega el del siguientepeso, es decir: 0100 y asi sucesivamente. Para el maximo valorde Vi, correspondería 1111 y ello se obtendría en 4 operaciones;


14

si se emplea un A/D a contador sería necesario 24-1 operaciones,es decir 15 comparaciones y sería mas lento.

Ej:

-FIG 7.13-

DIAGRAMA EN BLOQUES:


15

-FIG 7.14-

.El biestable SR habilita la entrada de CK al cual comienzacargando un "uno" en MSB..El valor binario se convierte por D/A.Según el resultado de la comparación Vi>Vc o Vi<Vc, elprogramador actua sobre los bits de salida.Cuando el programador ha recorrido todos los bits,se termina laconversión con R=1, anulando CK.


16

-FIG 7.15-

.El diagrama de flujo describe el algoritmo que ejecuta el programador..Se puede realizar el programa en una computadora, reemplazando al programador y completando las conexiones externas.


17

-FIG 7.16-

Conversor A/D paralelo (Simultáneo o Flash).Para alta velocidad de conversión (16 Mconv/seg.).Tratamiento de señales de radar, video, ultrasonidos.Se obtiene un nuevo resultado por cada ciclo de reloj.Se basa en multiples comparadores.


18

-FIG 7.17-

.Se aumenta la cantidad de bit de salida con múltiplescomparadores; para 4 niveles de cuantificacion y 2 bitSe requieren 3 comparadores (2n-1). Pero resulta crítica ladiferencia entre niveles adyacentes (del orden de mV), con elajuste de cero de los comparadores.

Multiplexado analógico

.Esta formado por varias interrupciones analogicas, cuyassalidas convergen a una sola..Permiten muestrear multiples señales.


19

-FIG 7.18-

COMUNICACIÓN

PRODUCTOS EXTERNOS

PLC (Programable Logic Controller.) RTU (Remote Terminal Unit.) ADQUISIDORES CONTROLADORES

RS-232/422/485


20

CUALQUIER TAMA- ÑO. DISTANCIA. REALIZACIÓN DE TAREAS. CONFIABILIDAD.

PRODUCTOS INTERNOS

INTERFACES E/S DIGITALES. CONVERSORES A/D. CONVERSORES D/A. CONTADORES/TIMERS. CONVERSORES TC-RTD-ETC.

ALTA VELOCIDAD. BAJO COSTO. MENOR TAMAÑO.

ACCESO DIRECTO AL BUS DEL SISTEMA DE PC.

. Se pueden conectar directamente al bus del sitema, toda clasede dispositivos periféricos.-Las ranuras o “slot” del bus original de las PC, posee 62conexiones, las cuales incluyen tanto las señales de datos,control y dirección, como las alimentaciones.. En los modelos AT /mayor espacio de direccionamiento y datos)se agrega un conector de 36 pines.

. Para adicionar una placa de 1/0 en un “slot”, como mínimodeben manejarse lineas de datos (D0,....D7), dirección(A0,...A19) y control (IDW, IOR, AEN, CLK).. Deben complementarse direcciones libres de la zona de 1/0(0000 - 03FF). Generalmente para prototipos de usuarios estanreservados 031f. Es decir 64 KB de espacio de direcciones paralos para los port i/o de dispositivos ADD-ON.

BUS DE PC


21

-FIG 7.19-

-FIG 7.20-


22


23

-FIG 7.21-


24

-FIG 7.23-


25

-FIG 7.24-

=============== FIN TEMA 7 =====================


26

TEMA 7: CONVERSION A/D D/A Electrónica General y...

Documents

Transcript of TEMA 7: CONVERSION A/D D/A Electrónica General y...