TALLER 6 digitales

2
TALLER 6 DIGITALES I DISEÑO DE CIRCUITOS USANDO VHDL 1. Describir en VHDL un módulo combinacional como el mostrado. Cuando Sel = 0 debe resultar S = A and B, en caso contrario, S = A or B. a) Agregar una entrada de habilitación E, de forma que cuando E = 0, S = “1111”, caso contrario se comporta como estaba previsto. b) Realizar las simulaciones necesarias para verificar su funcionamiento. 2. Describir en VHDL un codificador de tres a 8 con entrada de habilitación como el que se muestra en la figura. Cuando E = 1, se levantará la salida correspondiente al valor binario presente en la entrada de tres bits. Cuando E = 0 todas las salidas serán 0. a) Modificar el código para que el codificador trabaje con lógica negativa. b) Realizar las simulaciones necesarias para verificar su funcionamiento. 3. Describir en VHDL un sumador de cuatro bits sin signo, con entrada de acarreo.

description

ejercicios digitales I

Transcript of TALLER 6 digitales

Page 1: TALLER 6 digitales

TALLER 6

DIGITALES I

DISEÑO DE CIRCUITOS USANDO VHDL

1. Describir en VHDL un módulo combinacional como el mostrado. Cuando Sel = 0 debe resultar S = A and B, en caso contrario, S = A or B.a) Agregar una entrada de habilitación E, de forma que cuando E = 0, S = “1111”, caso contrario se comporta como estaba previsto.b) Realizar las simulaciones necesarias para verificar su funcionamiento.

2. Describir en VHDL un codificador de tres a 8 con entrada de habilitación como el que se muestra en la figura. Cuando E = 1, se levantará la salida correspondiente al valor binario presente en la entrada de tres bits. Cuando E = 0 todas las salidas serán 0.a) Modificar el código para que el codificador trabaje con lógica negativa.b) Realizar las simulaciones necesarias para verificar su funcionamiento.

3. Describir en VHDL un sumador de cuatro bits sin signo, con entrada de acarreo.a) Modificar el código del sumador para que trabaje en C2.b) Realizar las simulaciones necesarias para verificar el funcionamiento de ambos diseños.

4. Escribir el código VHDL para un contador de 8 bits, con reset sincrónico y habilitación de cuenta, capaz de cargar un valor inicial en paralelo y de contar en forma ascendente/descendente. La prioridad de las señales de control debe ser: Reset, Load, Enable. Se deberá incluir una señal que defina el sentido de la cuenta.a) Modificar el diseño para que el reset sea sincrónicob) Modificar el diseño para que al contar incremente/decremente de a dos unidades.c) En todos los casos simular el diseño para verificar su funcionamiento.